7DDR內存格式發(fā)展歷程DDR~DDR4

1、一、DDRDDR=Double Data Rate 雙倍速內存。嚴格的說 DDR應該叫DDR SDRA,人們習慣稱為 DDR 部分初學者也?？吹?DDRSDRAM就認為是 SDRAMDDRSDRAMU Double Data Rate SDRAM 的縮寫，是雙倍速率同步動態(tài)隨機存儲器的意思。DDR內存是在SDRAM內存基礎上發(fā)展而來的，仍然沿用SDRAI生產體系，因此對于內存廠商而言，只需對制造普通 SDRA啲設備稍加改進，即可實現(xiàn) DDR內存的生產，可有效的降低成本。SDRAMfe 一個時鐘周期內只傳輸一次數(shù)據(jù)，它是在時鐘的上升期進行數(shù)據(jù)傳輸；而DDR內存則是一個時鐘周期內傳輸兩次次數(shù)據(jù)，它

2、能夠在時鐘的上升期和下降期各傳輸一次數(shù) 據(jù)，因此稱為雙倍速率同步動態(tài)隨機存儲器。DDR內存可以在與SDRAM目同的總線頻率下達到更高的數(shù)據(jù)傳輸率。與SDRAMf比：DDR運用了更先進的同步電路，使指定地址、數(shù)據(jù)的輸送和輸出主要步驟既獨立執(zhí)行，又保持與CPU完全同步；DDR使用了 DLL （Delay Locked Loop，延時鎖定回路提供一個數(shù)據(jù)濾波信號 ） 技術，當數(shù)據(jù)有效時，存儲控制器可使用這個數(shù)據(jù)濾波信號來精 確定位數(shù)據(jù)，每16次輸出一次，并重新同步來自不同存儲器模塊的數(shù)據(jù)。DDR本質上不需要提高時鐘頻率就能加倍提高SDRA啲速度，它允許在時鐘脈沖的上升沿和下降沿讀出數(shù)據(jù)，因而其速度是

3、標準 SDRA的兩倍。從外形體積上DDR與 SDRAM目比差別并不大，他們具有同樣的尺寸和同樣的針腳距離。 但DDF為184針腳，比SDRAMS出了 16個針腳，主要包含了新的控制、時鐘、電源和接地 等信號。DDR內存采用的是支持 2.5V電壓的SSTL2標準，而不是SDRAM!用的3.3V電壓的LVTTL標準。DDR內存的頻率可以用工作頻率和等效頻率兩種方式表示，工作頻率是內存顆粒實際的工作頻率，但是由于DDR內存可以在脈沖的上升和下降沿都傳輸數(shù)據(jù)，因此傳輸數(shù)據(jù)的等效頻率是工作頻率的兩倍。二、DDR2DDR2 發(fā)明與發(fā)展：DDR2/DDR II （ Double Data Rate 2 ）

4、SDRAI是由 JEDEC（電子設備工程聯(lián)合委員會）進 行開發(fā)的新生代內存技術標準，它與上一代DDR內存技術標準最大的不同就是，雖然同是采用了在時鐘的上升/下降延同時進行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內存卻擁有兩倍于上一代DDR內存預讀取能力（即：4bit數(shù)據(jù)讀預?。Q句話說，DDR2內存每個時鐘能夠以 4倍外部總線的速度讀 /寫數(shù)據(jù)，并且能夠以內部控制總線 4倍的速度運行。此外，由于DDR2標準規(guī)定所有DDR2內存均采用FBGA封裝形式，而不同于目前廣泛應用的TSOP/TSOP-II封裝形式，F(xiàn)BGA封裝可以提供了更為良好的電氣性能與散熱性，為DDR2內存的穩(wěn)定工作與未來頻率的發(fā)展提供了堅

5、實的基礎。回想起DDR勺發(fā)展歷程，從第一代應用到個人電腦的 DDR200經過DDR266 DDR333到今天的雙通道 DDR400技術，第一代 DDR勺 發(fā)展也走到了技術的極限， 已經很難通過常規(guī)辦法提高內存的工作速度； 隨著 Intel 最新處 理器技術的發(fā)展， 前端總線對內存帶寬的要求是越來越高， 擁有更高更穩(wěn)定運行頻率的 DDR2 內存將是大勢所趨。DDR2與 DDR勺區(qū)另U：1、延遲問題：在同等核心頻率下，DDR2勺實際工作頻率是 DDR勺兩倍。這得益于 DDR2內存擁有兩倍 于標準DDR內存的4BIT預讀取能力。換句話說，雖然DDR2和DDR一樣，都采用了在時鐘的上升延和下降延同時進

6、行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2擁有兩倍于DDR勺預讀取系統(tǒng)命令數(shù)據(jù)的能力。也就是說，在同樣100MHz的工作頻率下，DDR勺實際頻率為200MHz而DDR2 則可以達到 400MHz。這樣也就出現(xiàn)了另一個問題：在同等工作頻率的DDR和DDR2內存中，后者的內存延時要慢于前者。舉例來說，DDR200和DDR2-400具有相同的延遲，而后者具有高一倍的帶寬。實際上，DDR2-400和DDR 400具有相同的帶寬，它們都是 3.2GB/S，但是DDR400的核心工 作頻率是200MHz而DDR2-400的核心工作頻率是 100MHz也就是說 DDR2-400的延遲要高 于 DDR400。2 、封裝

7、和發(fā)熱量：DDR2內存技術最大的突破點其實不在于用戶們所認為的兩倍于DDR勺傳輸能力，而是在采用更低發(fā)熱量、更低功耗的情況下，DDR2可以獲得更快的頻率提升，突破標準DDR的400MHZ艮制。DDR 內存通常采用TSOP芯片封裝形式，這種封裝形式可以很好的工作在200MHz上，當頻率更高時， 它過長的管腳就會產生很高的阻抗和寄生電容， 這會影響它的穩(wěn)定性和頻率 提升的難度。這也就是 DDR勺核心頻率很難突破 275MHZ勺原因。而 DDR2內存均采用FBGA 封裝形式。不同于目前廣泛應用的TSOP寸裝形式，F(xiàn)BGA寸裝提供了更好的電氣性能與散熱性，為DDR2內存的穩(wěn)定工作與未來頻率的發(fā)展提供了

8、良好的保障。DDR2內存采用1.8V電壓，相對于 DDR標準的2.5V，降低了不少，從而提供了明顯的更小的功耗與更小的發(fā)熱量，這一點的變化是意義重大的。DDR2 采用的新技術：除了以上所說的區(qū)別外，DDR2還引入了三項新的技術，它們是OCD ODT和Post CAS。1.0CD (Off-Chip Driver ):也就是所謂的離線驅動調整，DDR II通過OCD可以提高信號的完整性。 DDRII 通過調整上拉( pull-up ) / 下拉( pull-down )的電阻值使兩者電壓 相等。使用OCD!過減少DQ-DQS勺傾斜來提高信號的完整性；通過控制電壓來提高信號品 質。2.ODT :

9、ODT是內建核心的終結電阻器。我們知道使用DDRSDRA啲主板上面為了防止數(shù)據(jù)線終端反射信號需要大量的終結電阻。 它大大增加了主板的制造成本。 實際上， 不同的 內存模組對終結電路的要求是不一樣的，終結電阻的大小決定了數(shù)據(jù)線的信號比和反射率， 終結電阻小則數(shù)據(jù)線信號反射低但是信噪比也較低； 終結電阻高， 則數(shù)據(jù)線的信噪比高， 但 是信號反射也會增加。 因此主板上的終結電阻并不能非常好的匹配內存模組，還會在一定程度上影響信號品質。DDR2可以根據(jù)自己的特點內建合適的終結電阻，這樣可以保證最佳的信號波形。使用 DDR2不但可以降低主板成本，還得到了最佳的信號品質，這是DDF不能比擬的。3. Pos

10、t CAS :它是為了提高 DDR II 內存的利用效率而設定的。在 Post CAS 操作中， CAS言號(讀寫/命令)能夠被插到RAS信號后面的一個時鐘周期，CAS命令可以在附加延遲(Additive Latency)后面保持有效。原來的 tRCD ( RAS到 CAS和延遲)被 AL (AdditiveLatency )所取代，AL可以在0, 1, 2, 3, 4中進行設置。由于 CAS信號放在了 RAS信號后 面一個時鐘周期，因此 ACT和 CAS信號永遠也不會產生碰撞沖突。三、DDR3發(fā)展早在2002年6月28 日, JEDEC就宣布開始開發(fā) DDR3內存標準，但從目前的情況來看,D

11、DR2才剛開始普及，DDR3標準更是連影也沒見到。不過目前已經有眾多廠商拿出了自己的DDR3解決方案，紛紛宣布成功開發(fā)出了DDR吶存芯片，從中我們仿佛能感覺到DDR3臨近的腳步。而從已經有芯片可以生產出來這一點來看，DDR3的標準設計工作也已經接近尾聲。半導體市場調查機構iSuppli預測DDR3內存將會在2008年替代DDR2成為市場上的主 流產品，iSuppli認為在那個時候DDR3勺市場份額將達到 55%不過，就具體的設計來看， DDR3與 DDR2的基礎架構并沒有本質的不同。從某種角度講，DDR3是為了解決DDR2發(fā)展所面臨的限制而催生的產物。DDR2與 DDR3的 區(qū)另U針對In t

12、el新型芯片的一代內存技術(但目前主要用于顯卡內存)，頻率在800M以上,和DDR2相比優(yōu)勢如下：(1) 功耗和發(fā)熱量較小：吸取了DDR2的教訓，在控制成本的基礎上減小了能耗和發(fā)熱量，使得DDR3更易于被用戶和廠家接受。(2) 工作頻率更高：由于能耗降低，DDR3可實現(xiàn)更高的工作頻率，在一定程度彌補了延遲時間較長的缺點，同時還可作為顯卡的賣點之一，這在搭配DDR3顯存的顯卡上已有所表現(xiàn)。(3) 降低顯卡整體成本：DDR2顯存顆粒規(guī)格多為 4M X 32bit，搭配中高端顯卡常用的128MB顯存便需8顆。而DDR3顯存規(guī)格多為8M X 32bit，單顆顆粒容量較大，4顆即可構 成128MB顯存。

13、如此一來，顯卡PCB面積可減小，成本得以有效控制， 此外，顆粒數(shù)減少后，顯存功耗也能進一步降低。(4) 通用性好：相對于 DDF變更到DDR2 DDR3對DDR2的兼容性更好。由于針腳、封裝等關鍵特性不變，搭配DDR2的顯示核心和公版設計的顯卡稍加修改便能采用DDR31存，這對廠商降低成本大有好處。目前，DDR31存在新出的大多數(shù)中高端顯卡上得到了廣泛的應用。設計規(guī)模、DDR3在 DDR2基礎上采用的新型設計:1. 8bit預取設計，而 DDR2為4bit預取，這樣DRAM內核的頻率只有接口頻率的1/8 ,DDR3-800的核心工作頻率只有 100MHz2. 采用點對點的拓樸架構，以減輕地址/

14、命令與控制總線的負擔。3. 采用100nm以下的生產工藝， 將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與 ZQ 校準功能。4. 邏輯Bank數(shù)量改變。DDR2SDRAM中有4Bank和8Bank的設計，目的就是為了應對未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準備。5. 封裝方式改變。DDR3由于新增了一些功能，所以在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用 96球FBGA封裝，而 DDR2則有60/68/84 球FBGA封裝三種規(guī)格。并且 DDR3必須是綠

15、色封裝，不能含有任何有害物質。二、DDR3與 DDR2幾個主要的不同之處：1. 突發(fā)長度（ Burst Length ， BL）由于DDR3的預取為8bit ,所以突發(fā)傳輸周期（Burst Length , BL）也固定為8,而對 于DDR2和早期的DDF架構系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個 4bit Burst Chop （突發(fā)突變）模式，即由一個BL=4的讀取操作加上一個 BL=4的寫入操作來合成一個 BL=8的數(shù)據(jù)突發(fā)傳輸，屆時可通過A12地址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在 DDR3內存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控

16、制（如 4bit 順序突發(fā)）。2. 尋址時序（ Timing ）就像DDR2從 DDR轉變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的 CL范圍一般在25之間，而DDR3則在511之間，且附加延遲（AL）的設計 也有所變化。DDR2時AL的范圍是04,而DDR3時AL有三種選項，分別是0、CL-1和CL-2。 另外，DDR3還新增加了一個時序參數(shù)一一寫入延遲（CWD,這一參數(shù)將根據(jù)具體的工作頻率而定。3. DDR3新增的重置（Reset）功能重置是DDR3新增的一項重要功能，并為此專門準備了一個引腳。DRAMk界很早以前就要求增加這一功能，如今終于在DDR3&

17、#177;實現(xiàn)了。這一引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3內存將停止所有操作，并切換至最少量活動狀態(tài)，以節(jié)約 電力。在Reset期間，DDR3內存將關閉內在的大部分功能，所有數(shù)據(jù)接收與發(fā)送器都將關閉， 所有內部的程序裝置將復位，DLL （延遲鎖相環(huán)路）與時鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動靜。這樣一來，將使DDR3達到最節(jié)省電力的目的。4. DDR3新增ZQ校準功能ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準引擎（On-Die Calibraten Engine，ODCE來自動校驗數(shù)據(jù)輸

18、出驅動器導通電阻與 ODT的終結電阻值。當系統(tǒng)發(fā)出這一指令后，將用相應的時鐘周期（在加電與初始化之后用 512 個時鐘周期，在退出自刷新操作后用 256個時鐘周期、在其他情況下用64個時鐘周期）對導通電阻和ODT電阻進行重新校準。5. 參考電壓分成兩個在DDR3系統(tǒng)中，對于內存系統(tǒng)工作非常重要的參考電壓信號VREF將分為兩個信號，即為命令與地址信號服務的VREFCA和為數(shù)據(jù)總線服務的 VREFD Q這將有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級。6. 點對點連接（ Point-to-Point ， P2P）這是為了提高系統(tǒng)性能而進行的重要改動，也是DDR3與 DDR2的個關鍵區(qū)別。在DDR3系統(tǒng)中， 一

19、個內存控制器只與一個內存通道打交道， 而且這個內存通道只能有一個插槽， 因 此，內存控制器與 DDR3內存模組之間是點對點（P2P）的關系（單物理 Bank的模組），或 者是點對雙點（Point-to- two-Point ，P22P）的關系（雙物理 Bank的模組），從而大大地 減輕了地址/命令/控制與數(shù)據(jù)總線的負載。而在內存模組方面，與DDR2的類別相類似，也有標準 DIMM（臺式 PC、SO-DIMM/Micro-DIMM （筆記本電腦）、 FB-DIMM2（服務器）之分， 其中第二代FB- DIMM將采用規(guī)格更高的 AMB2（高級內存緩沖器）。DDR3所采用面向64位構架的DDR3顯然在頻率和速度上擁有更多的優(yōu)勢，此外，由于的根據(jù)溫度自動自刷新、局部自刷新等其它一些功能，在功耗方面DDR3 也要出色得多，因此，它可能首先受到移動設備的歡迎，就像最先迎接DDR2內存的不是臺式機而是服務器一樣。在CPU外頻提升最迅速的 PC臺式機領域，DDR3未來也是一片光明。目前 In tel所推出 的新芯片-熊湖（Bear Lake），其將支持DDR3規(guī)格，而AMD也預計同時在 K9平臺上支持 DDR2 及DDR3兩種規(guī)格。DDR4DDR4內存峰會據(jù)介紹美國JEDEC將會在不久之后啟動 DDR4內存峰會，而這也標