allegro問題論壇摘抄

1、1. allegro里怎樣把鋪銅顯示關掉，但是走線要顯示？ setup/User preferences/shape/勾選no_shape_fill2. ALLEGRO封裝路徑設置 setup->user preference  點擊config_paths，在右面devpath,materialpath里要指到你的庫的路徑，在categories中點擊design_paths，在右邊的padpath和psmpath中也要指定你庫路徑。3. ALLEGRO中如何設定零點坐標? 打開setup->drawing  size設置move  ori

2、gin。 如果設計不過去，有可能你外面命令沒DONE掉。也有可能你的工作區(qū)域太小。應該把工作的區(qū)域設計得大一點。這一點來說，設計原點顯然沒有POWERPCB方便4. 請教如何改變元件序號的寬度的大小 SETUP/TEXT SIZE下就可改變5. 從brd文件中提取了封裝，可是打開一個封裝不能確定封裝中用的是哪個PAD文件，請大俠指點一下通過什么方式能否確定pad文件選擇tools-Padstack-Modify Design Padstack然后選擇你想要知道的pad，在name欄可以看到名字。6. 做封裝時一般采用什么方法使PIN對齊,或作調(diào)整的! 用坐標在命令行上輸入：ix 6

3、表示向右移動6     ix -8  表示向左移動8                   iy 7 表示向上移動6     iy -9 表示向下移動9             ix 5 -4

4、  表示向右5，向下47brd文件不保存了，是怎么回事。提示說：Database is locked and cannot be saved. Unlock via File Properties。 FileProperities里面Unlock就可以了。8. power pcb封裝怎么轉(zhuǎn)到allegro來呀把powerPCB中的器件都調(diào)出來，然后save一個PCB文件，然后用allgero導入PCB文件，打開后就有我們的器件了，然后save我們的器件封裝，就有了庫。但是這樣封裝是不能用的，在PAD  DESIGNER中建立一個PAD后，再更新現(xiàn)在的PAD就可以用拉。9.

5、如何在ALLEGRO里面將元件從頂部放到底部? edit中選mirror，左鍵點擊需要放置的器件，就可以把元件從頂部放置到底部10. pads的PCB怎樣導入ALLEGRO里呢如果Allegro是15.1版本的,則需要將PADS的文件Exprot出PowerPCB5.0版本的*asc文檔,將Allegro 安裝路徑下的pads_in.ini文件復制到*asc文檔所在的文件夾里,打開Allegro,執(zhí)行:File/Import/Pads.,出現(xiàn)對話框,PADS ASCII input file一欄選Exprot出的*asc文檔, options file 一欄選文件夾里pads_in.ini文件

6、,Run 即可。新建一個BRD文件（空板文件），存放到某指定路徑；并把庫的路徑也指定到這里；然后把要轉(zhuǎn)的ASC文件也存放到這個路徑下?？傊岩玫奈募?，要設的路徑都存到、指定到一個地方，（INI文件不需要存這里）再轉(zhuǎn)位號就不會變空了。、11. 在allegro中怎么把別人板子上的元件拷貝下來。 你可以把需要用得封裝從pcb中給導出來fileexportlibrary。記得導入后要刷新封裝庫12. 1.花焊盤:花焊盤，也叫散熱焊盤，Thermal Pad，是多層板內(nèi)層通過過孔同其他層連接的方式，有時焊盤同銅皮的連接也使用。采用花形，是因為金屬化中工藝的要求。在allegro里又叫Flash Pa

7、d，是指過孔或元件引腳與銅箔的一種連接方式。其目的有幾個，一是為了避免由于元件引腳與大面積銅箔直接相連，而使焊接過程元件焊盤散熱太快，導致焊接不良或SMD元件兩側(cè)散熱不均而翹起。二是因為電器設備工作過程中，由于熱漲冷縮導致內(nèi)層的銅箔伸縮作用，加載在孔壁，會使孔內(nèi)銅箔連接連接強度降低，使用散熱焊盤即可減少這種作用對孔內(nèi)銅箔連接強度的影響2。扇出(FANOUT)設計【ye】在扇出設計階段，要使自動布線工具能對元件引腳進行連接，表面貼裝器件的每一個引腳至少應有一個過孔，以便在需要更多的連接時，電路板能夠進行內(nèi)層連接、在線測試(ICT)和電路再處理。 為了使自動布線工具效率最高，一定要盡可能使用最大的

8、過孔尺寸和印制線，間隔設置為50mil較為理想。要采用使布線路徑數(shù)最大的過孔類型。進行扇出設計時，要考慮到電路在線測試問題。測試夾具可能很昂貴，而且通常是在即將投入全面生產(chǎn)時才會訂購，如果這時候才考慮添加節(jié)點以實現(xiàn)100%可測試性就太晚了。 經(jīng)過慎重考慮和預測，電路在線測試的設計可在設計初期進行，在生產(chǎn)過程后期實現(xiàn)，根據(jù)布線路徑和電路在線測試來確定過孔扇出類型，電源和接地也會影響到布線和扇出設計。為降低濾波電容器連接線產(chǎn)生的感抗，過孔應盡可能靠近表面貼裝器件的引腳，必要時可采用手動布線，這可能會對原來設想的布線路徑產(chǎn)生影響，甚至可能會導致你重新考慮使用哪種過孔，因此必須考慮過孔和引腳感抗間的關

9、系并設定過孔規(guī)格的優(yōu)先級。3.allegro中如何建金手指？【j2k】做金手指的步驟是：1。建shape symbol，金手指上pad的外形2。建金手指pad，外形調(diào)剛才建的pad的shape symbol3。建package symbol，把建好的pad精確定位放好就可以了4。在金手指區(qū)域加防旱層，不用開鋼板層的，5。Create symbos就可以了4.Allegro中常見的文件格式j2kallegro/APD.jrl ： 記錄開啟 Allegro/APD 期間每一個執(zhí)行動作的 command .        

10、;      產(chǎn)生在每一次新開啟 Allegro/APD 的現(xiàn)行工作目錄下 .env ： 存在 pcbenv 下,無擴展名,環(huán)境設定檔.allegro/APD.ini ： 存在 pcbenv 下,記錄 menu 的設定.allegro/APD.geo ： 存在 pcbenv 下,記錄窗口的位置.master.tag ： 開啟 Allegro/APD 期間產(chǎn)生的文字文件 ,記錄最后一次存盤的 database文件名稱,下次開啟 Allegro/APD 會將檔案 load 進來.從 Allegro/APD.ini搜尋 directory

11、= 即可知道 Master.tag 存在的位置 .lallegro.col ： 存在 pcbenv 下,從設定顏色的調(diào)色盤 Read Local 所寫出的檔案.只會影響到調(diào)色盤的 24 色而不會影響 class/subclass 的設定.brd ： board file (Allegro).mcm ： multi-chip module (APD) ,design file.log ： 記錄數(shù)據(jù)處理過程及結(jié)果.art ： artwork 檔.txt ： 文字文件,如參數(shù)數(shù)據(jù),device 文件 . 等.tap ： NC drill 的文字文件.dat ： 資料文件.scr ： script 或

12、 macro 記錄文件.pad ： padstack 檔.dra ： drawing 檔, create symbol 前先建 drawing ,之后再 compiled 成 binary symbol 檔.psm ： package symbol ,實體包裝零件.osm ： format symbol , 制造,組裝,logo圖形的零件.ssm ： shape symbol , 自訂 pad 的幾何形狀,應用在 Padstack Designer.bsm ： mechanical symbol , 沒有電器特性的零件.fsm ： flash symbol , 負片導通孔的連接方式.mdd ：

13、 module ,模塊,可在 Allegro 建立,包含已 placed , routed 的數(shù)據(jù).sav ： corrupt database,當出現(xiàn)此種檔案時,表示你的板子的數(shù)據(jù)結(jié)構(gòu)已經(jīng)破壞，情況不嚴重可以用DB Doctor修復Allegro問題集錦1、問：我在產(chǎn)生NC TAPE 文件時提示error，但并沒有生成NCTAPE.LOG可供查找錯誤原因，望高手幫助！答：NCTAPE.LOG的內(nèi)容其實也就是執(zhí)行File/Viewlog命令彈出的文本中的內(nèi)容。您可以通過這個來查看，您不能產(chǎn)生log文件的原因可能是軟件的關于TEXT的路徑設置有問題。您可以去SETUP/USER PERFEREN

14、CE中的CONFIG_PATH進行查看2、問：問一個入門的問題：從Capture導入的網(wǎng)表是不是要在Capture里把封裝定義好？OrCAD里的封裝如何查看？答：一般在Capture中需要定義屬性（在原理圖編輯器中選擇物件查看他的屬性）中選擇Cadence-Allegro/SPECCTRAQuest/APD，然后查看PCB Footprint屬性，這個屬性一般是用來和Allegro中的封裝做對應的，也就是這里填入的就是Allegro封裝（請注意這里的封裝是指的在Layout時候用到的封裝）的名稱，導出網(wǎng)絡表的時候軟件會做自動的抓取到生成的網(wǎng)絡表中， 這樣在Allegro中導入網(wǎng)絡表的時候All

15、egro才知道是抓取哪個元件，封裝有兩種：一種是在原理圖中用的，一種是在Layout（Allegro）時候用的，我不知道您是希望在ORCAD中查看哪個封裝，如果是后者的話在Capture中無法看到，但是如果您建立了Capture CIS的Database的話就可以看到了。3、問：Allegro中的封裝和OrCAD里的是否一致？答：對不起，我想問問您所指的ORCAD的封裝是指原理圖的封裝還是指ORCAD LAYOUT軟件的封裝呢，如果您是指的原理圖中的封裝的話那是兩個完全不同的概念，一個是用在原理圖中，我們叫他元件的SYMBOL，另一個呢是在進行Layout的時候需要用到的。Capture中要做

16、的就是通過PCB Footprint屬性進行原理圖中的元件的SYMBOL和Allegro的封裝進行對應，這樣才能順利的把網(wǎng)絡表導入Allegro中。如果您所指的ORCAD LAYOUT中的封裝的話，他和Allegro中的封裝是不同的，他們是兩種不同的Layout軟件。4、問：在輸出DXF時，Message Window 已經(jīng)出現(xiàn)Translation complete但在View Log里卻說ERROR: Invalid program arguments.Terminating program.請問這是什么原因造成的呢？在增加DXF Layer時是否可以任意加入Subclass？答：您的問題

17、是由于有非法的參數(shù)設置引起的，具體到哪個參數(shù)可能需要看看您的參數(shù)設置之后才能知道，您可以把您設置的參數(shù)的對話框的圖片發(fā)給我看看么，或許能幫到您在增加DXF Layer時是不能任意加入Subclass的，您可以先在Allegro中打開需要導出到DXF文件中的SUBCLASS，然后在啟動File/EXPORT/DXF命令進行DXF的導出。5、問：請問allegro可以讀哪一些netlist的格式？allegro可以讀protel的netlist的格式嗎？答：十分抱歉，在llegro中他只能讀取他自己特定的網(wǎng)絡表的格式，其他的格式網(wǎng)絡表是沒有辦法讀取的6、問：請問在ALLEGRO中不能像POWER

18、PCB中那樣直接給PARTS連NET線嗎?一定要轉(zhuǎn)NETLIST才能實現(xiàn)嗎?答：在Allegro當中是可以實現(xiàn)手動進行ECO的，但是Cadence的軟件的一個很重要的原則是希望您的原理圖和PCB保持一致，所以最好是通過在Capture中修改了連接關系，產(chǎn)生網(wǎng)絡表，再一次的在Allegro中導入實現(xiàn).這樣才能保證原理圖和PCB的一致。7、問：在用Allegro導入DXF文件時感覺兼容性不是很好，要么不能導入要么導入后丟失一些圖件，但我用PCAD、POWERPCB、PROTEL都可以正常的導入，不知Allegro在這方面是怎么回事，如果打了補丁不知對這方面是否有所改善，還是有什么其它解決辦法。答：

19、在DXF的導入方面Allegro是有他的獨特之處，您使用的是15.2的版本，這個版本在DXF的方面又增加了些內(nèi)容，比如您在AUTOCAD中的SYMBOL可以直接導入Allegro當中等等，只是可能不是太穩(wěn)定，所以非常有必要去下載Allegro的ISR(版本更新包)。您目前的問題我建議您可以知會您的機構(gòu)部門在AUTOCAD中去把所有的東西都打散，應該導入Allegro是沒有問題的。8、問：在Allegro15.2中用Sub-Drawing導出文件時(在Options勾選了三個選項,在Find里勾選了所有的Object),但是在用Import Sub-Drawing后貼進設計里面的PCB只有零件、

20、文字等，沒有了所有的NET，請問這是什么原因，要怎樣才能把網(wǎng)絡也帶走？答：Sub-Drawing只是簡單的拷貝和粘貼的作用，不涉及到網(wǎng)絡的連接關系，所以即使你導出Sub-Drawing的時候勾選了NET也沒有用，如果你想拷貝走線，你要勾選的只是CLINE，VIA，就OK了9、問：我有ORCAD 9.2 做的原理圖文件 ,沒有原理圖零件庫,在ALLEGRO 15.2 里用CAPTURE CIS 直接導(第二種方法不是OTHER處)網(wǎng)絡表老是提示一些封裝方面的錯誤.有什么辦法?答：新轉(zhuǎn)法比較注重在原理圖里的編輯，特別是元件部分，新轉(zhuǎn)法的主要注意事項也就是元件的封裝，同一個封裝內(nèi)，不允許有重復的PI

21、N NUMBER，如果PIN的類型不是POWER，那么他們的PIN NAME也不允許重復，之前的用老版本的apture一般都會有偷懶的習慣，所以才會有這些麻煩，所以你只有修正這些錯誤才能正確的使用新轉(zhuǎn)法導入10、問：我在做smt長方形pad的時候發(fā)現(xiàn)只有填寫寬度，高度，那長度怎麼沒有填寫了，是不是這里的高度就代表了pad的長度了。答：沒錯，因為PAD是二維的沒有高度的概念。長方形的PAD只有長X寬，就可以表示了。11、問：用ALLEGRO15.2一段時間了，也遇到不少的問題，其中比較多的就是Shape的問題，經(jīng)常畫好整個Shape的外框后但不自動填充，就在Boundary Top層有個剛畫的O

22、UTLINE，有時弄幾下又可以敷滿，但是只要一修改馬上又變沒了，同時在Drawing Option的Out of date shapes項也看到有指示，請問這究竟是什么問題??？這些銅為何這么容易Out of date shape？答：就目前來說我們也有些客戶遇到了類似的問題，一般產(chǎn)生的原因是由于llegro15.2版本本身的BUG，所以，您需要更新一下llegro15.2的版本12、問：能不能在下個版本里面，在pin上能顯示出網(wǎng)絡名，像protel里都能顯示出來。那樣子很方便畫線。答：allegro中在走線模式下，當您選中PIN去走線進，右側(cè)的option欄會及時提示該NET的名稱。 同時您也

23、可以用查詢模式去查NET或PIN。13、問：我的板子上有200組差分線，每組間距要求大于40mil，如何有效更快的設置規(guī)則？答：您可以用allegro constraint manager的Group功能實現(xiàn)快速設置。14、問：在allegro package 即是元件封裝編輯里做修改元件封裝上的PAD不能一次全部改，只能一次改一個。在.brd里又可以改，是不是哪里沒設好的問題呢？答：用Tools/padstack中去一次性或選擇LIST去更改的。15、問：怎樣才能打開Allegro中的封裝庫?答：allegro的封裝是由很多部份組成的,要打開FOOTPRINT請用allegro中的FILE/

24、OPNE然后選取TYPE為DRA即可16、問：在CCONSOLE WINDOW中輸入X 100 100 總是提示下面的內(nèi)容,應如何輸入呢 ?Command > X 100 100E- Command not found: X 100 100答：應輸入小寫的X,然后回車,出現(xiàn)一個對話框,再輸入,就可以了.17、問：現(xiàn)在Powerpcb轉(zhuǎn)進Allegro的文件里，那怕用自己做好的有正常Flash焊盤的零件，在內(nèi)層也只能顯示一個十字，不能顯示正常的花孔，但出Gerber后用CAM350看又是正常的熱焊盤，請問是什么原因，在哪里可以設置或修改？答：PADS轉(zhuǎn)到到allegro后要對PAD作些修改。如SOLDMASK，PASTE MAST等等相對應的PADSTACK應該重新處理一次再update一次18、問：請問關于添加PCB layout type能否具體解釋一下Layer Type：CrossoverBonding W