第3章存儲系統(tǒng)習(xí)題

1、第三章存儲糸統(tǒng) 習(xí)題課%4講越劫BHh 2007 年 4月一知識概要、關(guān)于主存儲器基本概念 存儲介質(zhì)一能表示二進制數(shù)I和0的物理器件 存儲元一存儲1位二進制代碼信息的器件 存儲單元一若干個存儲元的集合，可以存放一個字或 一個字節(jié)。地址一存儲單元的編號 存儲一計算機用來存放程序和數(shù)據(jù)的部件。SRAM靜態(tài)隨機存儲器DRAM動態(tài)隨機存儲器ROM只讀存儲器-二、有關(guān)主存儲器的技術(shù)指標(biāo)存儲容量字節(jié)數(shù)單元數(shù)X位數(shù)存取速度存取時間Hbm 存取周期存儲器總線帶寬三、有關(guān)靜態(tài)隨機存儲器SRAM存儲元的讀寫原理靜態(tài)MOS存儲器存儲體、地址譯碼、片選和讀/寫控制靜態(tài)SRAM芯片-數(shù)據(jù)線、地址線、控制線RAM存儲器的

2、擴展位擴展、字?jǐn)U展、字位同時擴展四、有關(guān)動態(tài)隨機存儲器DRAM存儲元的讀寫原理DRAM芯片的特點 DRAM的刷新五、有關(guān)高速存儲器雙端口并行存儲器 多體交叉存儲器 相聯(lián)存儲器-六、有關(guān)高速緩存cache三 cache在存儲體系結(jié)構(gòu)中的位置，cache的目標(biāo)定量分析cache的性能：命中率，cache的效率cache的基本工作原理，地址映射、替換策略、寫策略 七、有關(guān)虛擬存儲器虛擬存儲器的目的，與cache的異同之處虛擬存儲器的基本工作原理，信息交換單位地址映射：段表、頁表、快表-存儲保護習(xí)題1.解釋概念:主存、輔存、Cache 虛擬存儲器、RAM、SRAM> DRAM、ROM> E

3、PROM、CDROM、Flash Memory o2.計算機中哪些部件可用于存儲信息，按其速度、容量和價格/位排序說明什么是計算機存儲器的層次結(jié)構(gòu)？層次結(jié)構(gòu)的特點和目的是什么?說明程序的局部性原理。說明存取周期和存取時間的區(qū)別。什么是存儲器帶寬？一、填空-計算機中的存儲器是用來存放程序和數(shù)據(jù) 的。-存儲器系統(tǒng)的層次結(jié)構(gòu)是為了使整個計算機的存儲系 統(tǒng)在容量和價格一上接近最外層的存儲器,在性能上 接近最里層的存儲器。對DRAM進行操作，有讀、寫和刷新 三種操作類型。,平衡CPU的執(zhí)行速度和主存的存cache的目的是。虛擬存儲器的目的是 擴大主存容量、實現(xiàn)存儲管理 。-cache-主存的信息交換單位

4、是蘭；主存虛存的信息 交換單位是cache的地址映射相聯(lián)存儲器主要應(yīng)用于虛擬存儲器的快表。若存儲器的數(shù)據(jù)總線寬度為32位，存取周期為200ns,則存儲器帶寬是(32/8)/(200r(T9)=20MB/S。對DRAM進行刷新的方式有集中式、分散式、異步式。其中集中式具有較長的死時間,分散式將存儲器的讀寫周期放大一倍。二、選擇題主存和輔存的本質(zhì)區(qū)別是_cA.B.C.D.o主存容量小，而輔存容量大主存速度快,而輔存速度慢主存能夠被CPU直接訪問，而輔存不能 主存易失，而輔存非易失下列因素中，與cache的命中率無關(guān)的是A 。A. 主存的存取時間Ccache的組織方式B. 塊的大小D. cache的

5、容量通用寄存器的設(shè)計適合采用高速存儲器OA. 多端口存儲器B. 多體交叉存儲器C. 相聯(lián)存儲器D. 高速緩沖存儲器已知虛地址為32位，頁大小為4KB,頁表每一項為4個字節(jié)，那么頁表總?cè)萘繛锽(232十212X4)。A. 4GBB. 4MBC. 8MBD. 1MB三、分析設(shè)計題【第一題】某RAM芯片，其存儲容量為16KX8位，問:該芯片引出線的最小數(shù)目應(yīng)為多少?存儲器芯片的地址范圍是什么?【解】因存儲單元的數(shù)量為,所以地址線14根:字長_8位，所以數(shù)據(jù)線有_8_根，加上控制線片選 信號和讀寫 信號,電源線和地線, 所以該芯片引出線的最小數(shù)目應(yīng)為26 根。地址范圉為0000H 3FFF H?！镜谌?/p>

6、顛】模塊化存采用半導(dǎo)體存儲器，地址碼為18位，若使用4KX4位RAM芯片組成該機所允許的最大主存空間，并選用模塊條的形式，問:若每個模塊條為32KX8位，共需幾個模塊條?L每個模塊內(nèi)共有多少片RAM芯片?3.主存共需多少RAM芯片？ CPU如何選擇個模塊條?【解】由于主存地址碼給定18_位，所以最大存儲空間為2蘭_,主存的最大容量為二56K_B；而每個模塊條的存儲容量l=J! = = 1為故需要_8_個模塊條。因為使用4KX4位的芯片，所以模塊內(nèi)需要芯片皿片。模塊內(nèi)釆用 字位同時擴展方式o 主存共需要128 RAM芯片。32K X 8位的模塊條的構(gòu)成:模塊條內(nèi)使用16個4KX4位的RAM芯片拼

7、成8組4KX8位,地址碼的低12位（AoAi）直接接到芯片地址輸入端,地址碼的高3位內(nèi)4AQ通過3:8譯碼器輸出,分別接到8組芯片的選片端。A14* AnL /匸二> d7d014u使能端E32KX8的模塊條<WE-f :f I , * KJK 1 I禎據(jù)前面所祗共需8個藏氯用A17AI15通過3： 8譯碼器來選擇模塊條。=J【第三題】在給出的存儲器方案中，哪些是合理的, 哪些不合理？對不合理的可以怎樣修改？存儲器MAR位數(shù)存儲單元數(shù)每單元位數(shù)合理？(1)1010248寸(2)10102412X(3)810248X1 12102416X(5)881024X(6)1024108X合理

8、。(2)不合理。因為存儲單元的位數(shù)應(yīng)為字節(jié)的整數(shù)倍,所以將存儲單元的位數(shù)改為16較合理o不合SI。因為MAR的位數(shù)為8,存儲器的單元數(shù)最多為256個，不可能達(dá)到1024個，所以將存儲器的單元數(shù)改為256較合理。不合理。因為MAR的位數(shù)為12,存儲器的單元數(shù)應(yīng)為4K個，不可能只有1024個，所以將存儲器的單元 數(shù)改為4096才合理。(5)不合理。因為MAR的位數(shù)為8,存儲器的單元數(shù)應(yīng) 為256個，不可能只有8個，所以將存儲器的單元數(shù)改為256才合理；另外，存儲單元的位數(shù)為1024太長，改為8、16、32、64均可。6)不合理。因為MAR的位數(shù)為1024,太長，而存儲 單元數(shù)為10,太短，所以將M

9、AR的位數(shù)與存儲單元 數(shù)對調(diào)一下，即MAR的位數(shù)為10,存儲器的單元數(shù) 正好為1024,合理?！镜谒念}】某存儲器容量為4KB,其中：ROM 2KB,選用EPROM2KX8； RAM2KB,選用RAM 1KX8； 地址線AA。寫出全部片選信號的邏輯式?！窘狻?ROM的容量為2KB,故只需EPROM 1片:而 RAM的容量為2KB,故需RAM芯片1片。ROM的片內(nèi)地址為11位,用了地址線的哪幾根?-釦0到A。共11根RAM片內(nèi)地址為10位,用了地址線的哪幾根?Ag到A。這10根【第四題】某存儲器容量為4KB,其中：ROM 2KB,選用EPROM 2KX8； RAM 2KB,選用RAM 1KX8；

10、地址線AA。寫出全部片選信號的邏輯式?！窘饫m(xù)】 總?cè)萘啃枰p根地址線?？梢钥紤]用1根地址線A】作為區(qū)別EPROM和RAM 的片選信號，對于2片RAM芯片可利用A】。來區(qū)別其片選信號。由 此，可得到如下的邏輯式EPROM CS0= An【第五題】設(shè)有一個1MB容量的存儲器，字長為32位,問:(1) 按字節(jié)編址，地址寄存器、數(shù)據(jù)寄存器各為幾位?編址范圍為多大?【解】按字節(jié)編址：1MB=22OX地址寄存器為型位,數(shù)據(jù)寄存器為£位,【第五題】設(shè)有一個1MB容量的存儲器，字長為32位,問:(2) 按半字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位?編址范圍為多大?【解】按半字編址：1MB= 219X1

11、6地址寄存器為位,數(shù)據(jù)寄存器為位,編址范圍為0OOOOH7FFFFH【第五題】設(shè)有一個1MB容量的存儲器，字長為32位,問:(3) 按字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大?【解】按字編址：1MB= 21嘆32地址寄存器為18位,數(shù)據(jù)寄存器為建位,編址范圍為00000H3FFFFH ?！镜诹}】用16KX8位的SRAM芯片構(gòu)成64KX16的存儲器，試畫出該存儲器的組成邏輯框圖?！窘狻看鎯ζ魅萘繛?4KX16位，其地址線為16位 (AirA0),數(shù)據(jù)線也是16位(D“Do)；» SRAM芯片容量為16KX8位，其地址線為14位， 數(shù)據(jù)線為8位。因此組成存儲器時需字位同時

12、擴展。字?jǐn)U展采用2:4 譯碼器，以16K為一個模塊，共4個模塊。位擴展釆 用兩片并接。存儲器的組成框圖如圖所示?！镜谄哳}】教材P.125題7某機器中，已知配有一個地址空間為0000H3FFFH 的ROM區(qū)域。現(xiàn)在再用一個RAM芯片(8KX8)行程 40KX16位的RAM區(qū)域，起始地址為6000H。假設(shè) RAM芯片有CS和WE信號控制端。CPU的地址總線 為A“A。，數(shù)據(jù)總線為D15Do,控制信號為R/W(讀 /寫)，MREQ(訪存)，要求:；(1)畫出地址譯碼方案。(2)將ROM與RAM同CPU連接。解（1）:地址譯碼方案 CPU有16根地址線和16根數(shù)據(jù)線,因此整個內(nèi)存空間為64K。ROM地

13、址占低端16K空間，ROM共有14跟地址線。RAM所站空間為6000HDFFFH, 共40K,用5組10片8KX8的芯片組 成。每個芯片有13根地址線。4000H5FFFH空著不用0000H3FFFH6000H7FFFH8000H9FFFHA000HBFFFHC000H DFFFHE000HFFFFHCPU地址線中的低13直接連接到 RAM芯片，高3位連接到3： 8譯碼 器用以產(chǎn)生片選。低14位直接連接 到ROM芯片。片選信號的產(chǎn)生D15D°ROM11ram£111RAJMi1i1RAJMi111RAJMi1I1RAMj1r7WEA13【第八題】設(shè)存儲器容量為64M,字長為

14、64位，模塊 數(shù)m=8,分別用順序和交叉方式進行組織。存儲器周期T=100ns,數(shù)據(jù)總線寬度為64位，總線 傳送周期T=50nso求：順序存儲器和交叉存儲器的 帶寬各是多少？8帶寬指單位時間內(nèi)所傳送的信息量(B/s或b/s)-順序存儲與交叉存儲連續(xù)讀加個字的信息量為： q=nt X 64=8 X 64=512位順序存儲與交叉存儲連續(xù)讀加個字的時間分別為: 順序方式：i=8 X T=8 X 100=800ns交叉方式：2= T+(m-l)T=100+(8-l) X 50=450ns順序存儲與交叉存儲的帶寬分別為:順序存儲：W 訐必1=512/(800 X 10 9)=640Mb/s交叉存儲：m2

15、=2=512/(450 X 10 9)=1138Mb/s【第九題】CPU執(zhí)行一段程序時，cache完成存取的 次數(shù)為2420次，主存完成存取的次數(shù)為80次，已知 cache存儲周期為40ns,主存存儲周期為240ns,求 cache/主存系統(tǒng)的效率和平均訪問時間。【第九題】CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為 2420次，主存完成存取的次數(shù)為80次，已知cache存儲周期為 40ns,主存存儲周期為240ns,求cache/主存系統(tǒng)的效率和平均 訪問時間?！窘狻棵新蔆ache/主存系統(tǒng)的效率:平均訪問時間:lT<-【第十題】某機器采用四體交叉存儲器，今執(zhí)行一 段小循環(huán)程序，

16、此程序放在存儲器的連續(xù)地址單元 中。假設(shè)每條指令的執(zhí)行時間相等，而且不需要到 存儲器存取數(shù)據(jù)，請問在下面兩種情況中（執(zhí)行的 指令數(shù)相等），程序執(zhí)行的時間是否相等？（1）循環(huán)程序由6條指令組成，重復(fù)執(zhí)行80次。（2）循環(huán)程序由8條指令組成，重復(fù)執(zhí)行60次。指令存放情況:fe:3營讀取情獨T=4. - -37(1)(T+ 53 丈岑一 )(2卅+63 ht+(5+79 決 8)¥t+637h(2)T+(8*60l)dHT+479E營節(jié)!2象【第11題】主存容量為4MB,虛存容量為1GB,則虛擬地址和物理地址各位多少位？如頁面大小為4KB, 則頁表長度是多少?【解】因主存容量為4MB,則物

17、理地址為 22位,因虛存容量為1GB,則虛擬地址為 30位,因頁面大小為4KB,則虛存共可分為21$個頁面,因此，頁表的長度為256K?！镜?2題】假設(shè)主存只有Q, b, C三個頁框，組成Q進C出的FIFO隊列，進程訪問頁面的序列是：0, 1, 2,4, 2, 3, 0, 2, 1, 3, 2號。用列表法求采用LRU替換策略時的命中率。頁面 主存頁于匚PoPlp2p4p2p3Pop2Plp3p2abc命中？命中率=%【第13題】如圖所示為存儲器的地址空間分布圖仗)和 地址譯碼電路(b),在A組跨接端和B組跨接端之間 分別進行接線。74LS139是2:4譯碼器(A為高有效 位)，使能端G接地表示

18、譯碼器處于正常譯碼狀態(tài)。 試：(1) 求出ROM1、ROM2、RAM1 和RAM2的容量完成A組跨接端與B組跨接端內(nèi)部的正確連接， 以便使地址譯碼電路按圖的要求正確尋址。(答案 應(yīng)注明幾號端子與幾號端子相連)地址存儲映像0000HR0M14000HR0M28000H空COOOHRAM1EOOOHRAM2FFFFHAl 3A幺日跨攝端子-1-0»5o 6(a)地址空間B組74LS139跨接端子BA(b)地址譯碼電路【第14題】一個8K*8位的DRAM芯片，其內(nèi)部結(jié)構(gòu)排列 成256*256形式，存取周期為05us,刷新周期為2ms。 試問采用集中刷新、分散刷新及異步刷新三種方式的 刷新間

19、隔各為多少？解：集中方式：刷新間隔為2ms,其中的死時間為0.5*256=128uso255行譯碼器8K*8（256行 *256列）分散方式：將存取周期放大為lus。異步方式：刷新時間間隔二2000/256 - 7.8us列譯碼器311計算機的存儲系統(tǒng)是指©7A. RAMB. ROMC.主存儲器D. cache,主存和外存-存儲器是計算機系統(tǒng)的記憶設(shè)備歩它主要用來A.存放數(shù)據(jù)B.存放程序C.存放數(shù)據(jù)和程序D.存放微程序內(nèi)存若為16兆(MB),則表示其容量為KBA. 16 B. 16384 C. 1024 D. 16000下列說法正確的是A.半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保 持

20、記憶 B.半導(dǎo)體RAM屬揮發(fā)性存儲器,而靜態(tài)的RAM 存儲信息是非揮發(fā)性的 C ,靜態(tài)RAM、動態(tài)RAM都后揮發(fā)性存儲器斷 電后存儲的信息將消失DROM不用刷新，且集成度比動態(tài)RAM高，斷 電后存儲的信息將消失可編程的只讀存儲器 A.不一定可以改寫 B. 定可以改寫 C.定不可以改寫 D.以上都不對組成2MX8bit的內(nèi)存，可以使用 A.IM X 8bit進行位擴展 B. lMX4bit進行字?jǐn)U展 C. 2MX4bit進行位擴展 D. 2M X 4bit進行字?jǐn)U展若RAM芯片的容量是2MX8bit,則該芯片引 腳中地址線和數(shù)據(jù)線的數(shù)目之和是一。 A. 21 B. 29 C. 1D.不可估計-若RAM中每個存儲單元為16位，則下面所述正確的是A.地址線也是16位B.地址線與16無關(guān) C.地址線與16有關(guān)D.地址線不得少于16位若存儲器中有1K個存儲單元，采用雙譯碼方 式時