CMOS集成電路電流源負(fù)責(zé)的差分放大器

1、2014模擬CMOS集成電路設(shè)計(jì)目 錄必做項(xiàng)目：與非門電路的設(shè)計(jì)一 設(shè)計(jì)目的與指導(dǎo)二 設(shè)計(jì)及過(guò)程分析三 結(jié)果分析四 體會(huì)五 任務(wù)分工選做項(xiàng)目：電流鏡負(fù)載的差分放大器設(shè)計(jì)一 設(shè)計(jì)目的與要求二 設(shè)計(jì)及過(guò)程分析三 結(jié)果分析四 體會(huì)五 任務(wù)分工必做項(xiàng)目：與非門電路的設(shè)計(jì)一、設(shè)計(jì)目的與指導(dǎo)本項(xiàng)目要求基于csmc 0.35um 工藝，完成一個(gè)二輸入與非門(2NAND)的電路設(shè)計(jì)。設(shè)計(jì)要求如下：1、為了給頂層設(shè)計(jì)留出更多的布線資源，版圖中只能使用金屬1 和多晶硅作為互連線，輸入，輸出和電源、地線等pin 腳必須使用金屬12、版圖滿足設(shè)計(jì)規(guī)則要求，并通過(guò)LVS 檢查3、設(shè)計(jì)分析分析二輸入與非門（2NAND）的

2、電路，確定器件的寬長(zhǎng)比。Ø 設(shè)置華大九天環(huán)境啟動(dòng) AetherØ 建立自己的設(shè)計(jì)庫(kù)Ø 用 Schematic Editor 畫(huà)電路原理圖Ø 形成符號(hào)圖Ø 在 MDE 中進(jìn)行電路仿真Ø 分析仿真結(jié)果，是否滿足要求，若不滿足要求，修正電路的參數(shù)，重新仿真。4、版圖設(shè)計(jì)Ø 用 Layout Editer 畫(huà)版圖利用 Aeolus 工具進(jìn)行版圖驗(yàn)證和提取Ø DRC 規(guī)則檢測(cè)Ø LVS 檢查5、Tape outØ 增加焊盤等外圍電路Ø 輸出 GDSII 版圖結(jié)果。二 設(shè)計(jì)及過(guò)程分析（一） 電路原

3、理圖設(shè)計(jì)電路原理圖由兩個(gè)NMOS和兩個(gè)PMOS組成。兩個(gè)PMOS并聯(lián)，兩個(gè)NMOS串聯(lián)，然后將兩個(gè)NMOS和兩個(gè)PMOS串聯(lián)起來(lái)。最后加上相應(yīng)的引腳（包括input、output、inputoutput），原理圖如下圖所示：在給5V電壓時(shí)，對(duì)V0與V1進(jìn)行直流仿真分析直到VOUT斜率變化最大值在2.5V左右。不斷調(diào)節(jié)管子寬長(zhǎng)比，直至其滿足要求，測(cè)得NMOS的W/L=0.8/0.5,PMOS的W/L=2/0.5.仿真圖如下圖所示（二） 生成符號(hào)圖在schematic editor工作界面，創(chuàng)建symbol view，生成符號(hào)圖。符號(hào)圖如下圖所示：符號(hào)圖創(chuàng)建完成后，重新建立一個(gè)schematic

4、editor，調(diào)用剛剛創(chuàng)建的符號(hào)圖，并加上相應(yīng)的輸入信號(hào)，然后進(jìn)行仿真，查看波形。（三） 版圖設(shè)計(jì)打開(kāi)最初的電路原理圖，通過(guò)菜單欄的SDL創(chuàng)建版圖Layout，然后進(jìn)行版圖的繪制，繪制過(guò)程中注意進(jìn)行DRC驗(yàn)證。版圖完成并且DRC驗(yàn)證通過(guò)后，進(jìn)行LVS驗(yàn)證，若驗(yàn)證不成功，多次改正知道驗(yàn)證成功。版圖如下圖所示：三 結(jié)果分析 本次設(shè)計(jì)的最終結(jié)果是實(shí)現(xiàn)了一個(gè)二輸入與非門的功能，功能如下：ABY001011101110四 體會(huì)必做項(xiàng)目是與非門電路的設(shè)計(jì)，這算比較簡(jiǎn)單的設(shè)計(jì)了，這是集成電路設(shè)計(jì)中基本的電路。首先在開(kāi)始前，做好充分的準(zhǔn)備，尤其是理論知識(shí)是掌握，要對(duì)以前所學(xué)的知識(shí)有一個(gè)系統(tǒng)的了解，看到一個(gè)新問(wèn)

5、題要知道如何轉(zhuǎn)化為學(xué)過(guò)的知識(shí)。由于對(duì)這個(gè)電路比較熟悉，在畫(huà)電路圖和分析結(jié)果時(shí)遇到的問(wèn)題都能夠解決，問(wèn)題不大。主要是版圖設(shè)計(jì)的時(shí)候問(wèn)題多，通常是對(duì)版圖設(shè)計(jì)不熟悉而不知道如何解決。與非門電路的版圖，雖然總體上電路比較簡(jiǎn)單，但是在版圖的繪制過(guò)程之中還是要細(xì)心，注意工藝的最小線寬或者最小的距離的要求。畫(huà)圖過(guò)程很考驗(yàn)?zāi)托呐c細(xì)心程度，一不小心就要出差錯(cuò)。所以在繪制過(guò)程中要細(xì)心。在版圖的布局中要注意布局的要求，盡量能夠減小面積并且避免出錯(cuò)。由于這次我們?nèi)齻€(gè)人團(tuán)隊(duì)工作，所以要分工。當(dāng)然，分工不是說(shuō)只做這一部分，而且，如果對(duì)其他部分不了解，做自己的部分時(shí)候也會(huì)很困難。我們每個(gè)隊(duì)員都要對(duì)這個(gè)課程設(shè)計(jì)有一個(gè)宏觀的了

6、解和把握，知道自己負(fù)責(zé)的部分所處的階段，對(duì)其他隊(duì)員負(fù)責(zé)的部分要有一定的了解，然后對(duì)自己負(fù)責(zé)的部分花大工夫，保質(zhì)保量，不拖沓，才能使項(xiàng)目順利地進(jìn)行。五 任務(wù)分工我們組三人，主要分工如下：根據(jù)原理圖形成符號(hào)圖，最后在 MDE 中進(jìn)行電路仿真并分析結(jié)果。： 進(jìn)行版圖設(shè)計(jì) 用 Layout Editer 畫(huà)版圖，利用 Aeolus 工具進(jìn)行版圖驗(yàn)證和提取，最后DRC 規(guī)則檢測(cè)，LVS 檢查。：?jiǎn)?dòng) Aether建立設(shè)計(jì)庫(kù)，用 Schematic Editor 畫(huà)電路原理圖并完成實(shí)訓(xùn)報(bào)告。選做項(xiàng)目：電流鏡負(fù)載的差分放大器設(shè)計(jì)一 設(shè)計(jì)目的與要求設(shè)計(jì)一款差分放大器，要求滿足性能指標(biāo)：l 負(fù)載電容ll 對(duì)管的

7、m取4的倍數(shù)l 低頻開(kāi)環(huán)增益>100l GBW(增益帶寬積)>25MHzl 輸入共模范圍>3Vl 功耗、面積盡量小參考電路圖如下圖所示設(shè)計(jì)步驟：1、 仿真單個(gè)MOS的特性，得到某W/L下的MOS管的小信號(hào)輸出電阻和跨導(dǎo)。2、 根據(jù)上述仿真得到的器件特性，推導(dǎo)上述電路中的器件參數(shù)。3、 手工推導(dǎo)上述尺寸下的差分級(jí)放大器的直流工作點(diǎn)、小信號(hào)增益、帶寬、輸入共模范圍。4、 如果增益和帶寬不符合題目要求，則修改器件參數(shù)，并重復(fù)上述計(jì)算過(guò)程。5、 一旦計(jì)算結(jié)果達(dá)到題目要求，用Hspice仿真驗(yàn)證上述指標(biāo)。如果仿真得到的增益和帶寬不符合要求，則返回步驟2，直至符合要求二 設(shè)計(jì)及過(guò)程分析據(jù)

8、題目所述，電流鏡負(fù)載的差分放大器的制作為0.35um CMOS工藝，要求在5v的電源電壓下，負(fù)載電容為2pF時(shí)，增益帶寬積大于25MHz，低頻開(kāi)環(huán)增益大于100，同時(shí)功耗和面積越小表示性能越優(yōu)。我們首先根據(jù)0.35um CMOS工藝大致確定單個(gè)CMOS的性能，即在一定值的W/L下確定MOS管在小信號(hào)模型中的等效輸出電阻和柵跨導(dǎo)，然后記下得到的參數(shù)并將其帶入到整體電路中計(jì)算，推導(dǎo)電流鏡負(fù)載的差分放大器電路中的器件參數(shù)，例如，小信號(hào)模型的增益、帶寬、功耗等，再分析是否滿足題目中的各項(xiàng)指標(biāo)的要求。若不滿足，則依據(jù)摘要理所說(shuō)的，調(diào)節(jié)晶體管的寬度，然后用調(diào)整后的參數(shù)進(jìn)行仿真、驗(yàn)證，直到符合要求為止。2.

9、 電流鏡負(fù)載差分放大電路分析與設(shè)計(jì)（一） 電路原理圖設(shè)計(jì)在不考慮溝道長(zhǎng)度及體效應(yīng)時(shí)，Av=gm3*（ro1/ro2）gm2=gm3=(2UnCoxW/LID2)1/2ID2=ID3=0.25mA =ID1=ID0UnCox=1.3405*10(-4) ro1和ro2 均可從網(wǎng)表中讀取的gm1=676.6u gm3=1.2067m (W/L)M0,1 =10/1,(W/L)M2,3=9/1,(W/L)M4,5=2/1 用兩個(gè)PMOS管構(gòu)成一個(gè)電流鏡，作為差分電路的負(fù)載。用兩個(gè)NMOS管構(gòu)成電流鏡連接在Iref上。然后加上相應(yīng)的引腳，為后序生成符號(hào)圖和版圖做好準(zhǔn)備。如下圖所示：（二）生成符號(hào)圖符號(hào)

10、圖創(chuàng)建完成后，重新建立一個(gè)schematic editor，調(diào)用剛剛創(chuàng)建的符號(hào)圖，并加上相應(yīng)的輸入信號(hào)，然后進(jìn)行仿真，查看波形。瞬態(tài)分析：直流分析：（三）版圖設(shè)計(jì)打開(kāi)最初的電路原理圖，通過(guò)菜單欄的SDL創(chuàng)建版圖Layout，然后進(jìn)行版圖的繪制，繪制過(guò)程中注意進(jìn)行DRC驗(yàn)證。版圖完成并且DRC驗(yàn)證通過(guò)后，進(jìn)行LVS驗(yàn)證，若驗(yàn)證不成功，多次改正知道驗(yàn)證成功。版圖如下圖所示：三 結(jié)果分析hierarchy xi0 xi0 xi0 xi0 xi0 device 1:mm0 1:mm1 1:mm2 1:mm3 1:mm4 region Saturati Saturati Saturati Saturat

11、i Saturati id -247.1656u -247.1656u 247.1656u 247.1656u 500.0000u ibs 3.6994a 3.6994a -265.1234a -265.1234a -4.0746a ibd 387.9501a 387.9501a -788.9777f -788.9777f -785.3774a vgs -1.6490 -1.6490 1.6586 1.6586 2.1686 vds -1.6490 -1.6490 2.0096 2.0096 2.1686 vbs 0.0000 0.0000 -1.3414 -1.3414 0.0000 vth

12、 -999.1591m -999.1591m 1.3070 1.3070 763.0809m vdsat -594.2612m -594.2612m 315.0436m 315.0436m 874.8337m vod -649.8448m -649.8448m 351.5394m 351.5394m 1.4055 gm 676.6466u 676.6466u 1.2067m 1.2067m 564.1959u gds 10.4276u 10.4276u 5.1034u 5.1034u 4.1931u gmb 221.7669u 221.7669u 371.2275u 371.2275u 248

13、.3114u cdtot 48.0864f 48.0864f 37.0387f 37.0387f 10.3659f cgtot 98.7657f 98.7657f 94.0683f 94.0683f 24.1734f cstot 164.8637f 164.8637f 124.8378f 124.8378f 37.6006f cbtot 126.6913f 126.6913f 84.1348f 84.1348f 27.9905f cgs 88.2701f 88.2701f 76.6250f 76.6250f 20.4368f cgd 8.1782f 8.1782f 10.7137f 10.71

14、37f 2.6065f i1 -247.1656u -247.1656u 247.1656u 247.1656u 500.0000u i2 0.0000 0.0000 0.0000 0.0000 0.0000 i3 -247.1656u -247.1656u 247.1656u 247.1656u 500.0000u i4 6.5964p 6.5964p -19.5590p -19.5590p -8.6752p hierarchy xi0 device 1:mm5 region Saturati id 494.3312u ibs -4.0297a ibd -100.0039a vgs 2.16

15、86 vds 1.3414 vbs 0.0000 vth 763.5805m vdsat 874.5969m vod 1.4050 gm 554.2542u gds 13.4333u gmb 244.9113u cdtot 11.1731f cgtot 24.2181f cstot 37.5983f cbtot 28.6691f cgs 20.4425f cgd 2.6653f i1 494.3312u i2 0.0000 i3 494.3312u i4 -5.3659p 四 體會(huì)本次的集成電路課程設(shè)計(jì)使我們組受益匪淺。一直以來(lái)我們已經(jīng)深入的學(xué)習(xí)過(guò)模擬電子技術(shù)基礎(chǔ)和模擬CMOS集成電路課程的理

16、論知識(shí)了，但是對(duì)于實(shí)踐方面的知識(shí)我們只在實(shí)驗(yàn)課上用過(guò)。這次的實(shí)訓(xùn)，使我們學(xué)會(huì)將課堂上的純理論靈活運(yùn)用到生活。剛看到題目時(shí)不知道從何下手。然后開(kāi)始看書(shū)，仔細(xì)的找相關(guān)的資料，看到底題目的用意是什么，幸好在課本上已經(jīng)學(xué)過(guò)差分放大器。我們了解了相關(guān)理論知識(shí)，便開(kāi)始分工合作，進(jìn)行手工分析，用 Schematic Editor 畫(huà)電路原理圖并進(jìn)行仿真，隨后就是版圖設(shè)計(jì)，主要是這三個(gè)步驟，花了不少時(shí)間，設(shè)計(jì)過(guò)程中出現(xiàn)很多差錯(cuò)，不斷改正，不斷虛心請(qǐng)教，實(shí)在修改不了，讓老師來(lái)指導(dǎo)。這樣重復(fù)地進(jìn)行計(jì)算，畫(huà)圖，設(shè)計(jì)，終于順利完成電流源負(fù)載的差分放大器。其實(shí)完成這個(gè)項(xiàng)目遇到的問(wèn)題是手工分析計(jì)算和畫(huà)版圖的時(shí)候由于不熟練出現(xiàn)各種情況。例如計(jì)算NMOS和PMOS的寬長(zhǎng)比和電路增益，與MDE仿真后的圖形進(jìn)行比較分析，修改參數(shù)再分析，重復(fù)修改，最后基本使仿真圖形和計(jì)算分析的結(jié)果符合。其次在版圖設(shè)計(jì)的時(shí)候，由于之前僅僅用過(guò)幾次版圖設(shè)計(jì)，時(shí)間長(zhǎng)了還忘記，所以費(fèi)了很大功夫才畫(huà)完版圖。面對(duì)版圖出錯(cuò)時(shí)還不斷請(qǐng)教別人，互相討論問(wèn)題所在，再修改，再驗(yàn)證，直到最后通過(guò)LVS驗(yàn)證CORRECT，才松了口氣，這是很值得高興的事。這次課設(shè)通過(guò)不斷的計(jì)