智能電表的電磁兼容測試與抗干擾研究說明

1、智能電表的電磁兼容測試與抗干擾研究摘要：為了提高現(xiàn)代智能電表設計中的抗干擾性能和增強電表工作時系統(tǒng)的穩(wěn)定性，本文主要從電快速脈沖群抗擾度 測試、輻射電磁抗擾度測試及傳導電磁干擾抗擾度測試三個方面對智能電表進行電磁兼容測試.此外，還研究了幾種抗 干擾技術以及通過實踐研究總結的一些電磁兼容測試的簡易測試方案.關鍵詞：電磁兼容，測試方法，智能電表，抗干擾由于智能電表的設計屮引入了微控制器，這對設 備的電磁兼容性能提出了更高的要求.主要原因是外 界的電磁干擾可能導致程序控制的指針“跑飛”，可能 導致電棗數(shù)據(jù)的錯課、丟失共至系統(tǒng)的混亂.由于電表 在電網(wǎng)系統(tǒng)中的特殊地位，不可能像其他電子設備一 樣經(jīng)常性地

2、通過復位使其恢復初始狀態(tài)來處理設備界 常工作甚至死機等現(xiàn)象.因此，必須從源頭上采取提高 彳甲能電表電磁兼容性能的措施，以加強具抗丁擾能力, 確保其在規(guī)定的條件下正常穩(wěn)定運行.針對以上問題和對儕能電表在實際工作小的電磁 環(huán)境分析，我們主要從電快速脈沖群（eft）干擾、輻 射電磁干擾（radiated em1 ）和傳導電磁干擾 （conducted em1）三個方面考察智能電表的電磁兼容 性能.1測試方法1.1電快速脈沖群抗擾度測試方法eft十擾是由于電路中的機械開關對電感性負載 的切換產(chǎn)生的，它會對電路屮的其他電氣和電了設備 產(chǎn)住干擾.這種t擾的特點是：脈沖成樣出現(xiàn)、重復頻 率高（脈沖重復頻率:

3、5khz,脈沖群重復周期：300ms）、 脈沖波形上升時間短（5ns）.脈沖群對電路中的半導 體器件的結電容充電，當電容上的能量累積到一定程 度時就會引起設備的謀動作.eft抗擾度測試主要就是驗證干擾施加在受試設 備（eut,本文中指的是智能電表）的電源及i/o線路 上時設備的抗干擾能力.電源線是通過耦合/去耦網(wǎng)絡 施加干擾的，而i/o線路則是通過電容耦合夾施加干 擾的.測試中無論是施加在電源線上的干擾還是i/o 線路上的干擾都是不對稱干擾（是指線與大地z間的 干擾，即共模干擾），這也就為如何抑制eft干擾提供 了著手點.對于智能電表，我們采用臺式設備的測試方法.首 先，檢杏電表的功能性能；然

4、示，按照測試標準連接 設備，示意圖如圖1;其次，按照產(chǎn)品技術條件確定實 驗等級，i± eft發(fā)生器輸出開路，接示波器，設定eft 發(fā)牛器的各個參數(shù)；接著，將eft發(fā)牛器的輸出接耦 合/去耦網(wǎng)絡或電容耦合夾，對智能電表施加脈沖群， 要求每種試驗電壓下做3次試驗，每次lmin,間隔 lmin, 一種極性做完后換另一種極性，一根線做完后 再換另一根，同時觀察智能電表功能是否正常；最后, 斷開所有連接，重新檢查智能電表功能是否正常，并圖1 eft試驗設備布置與連接示意圖作為智能電表設計初級階段的簡易eft抗擾度測 試方法，我們可以采用圖2所示的方法粗略驗證eut 的電磁兼容性能。如圖2所示，

5、在eut上繞上數(shù)圈（圈 數(shù)與試驗嚴酷等級成正比，一般1（）圈相對而言己經(jīng)比 較嚴酷），通過控制信號控制繼電器的閉合從而控制外 圍線圈的通斷電，模擬了 eft t擾。該方法可以對eut 做初步的測試。圖2 eft簡易測試圖1.2射頻輻射電磁場抗擾度測試方法射頻輻射電磁場干擾（remi）主要是由電臺、 電視臺、固定或移動式無線電發(fā)射臺和各種工業(yè)輻射 源產(chǎn)生的。標準iec61（）（）0-4-3:2002主要把個人使用的 移動電話作為輻射源的重點考慮點，原因是移動電話 使用的普遍性和其在局部范圍內(nèi)輻射t擾比較強。試 驗的頻率定為80mhz2ghz,而其上限頻率今后可能 擴展到更高。標準要求用1khz的

6、正弦波対載波頻率進 行幅度調(diào)制，以便模擬語音信號對載頻的幅度調(diào)制情 況門.試驗屮對不同的頻段采用不同的天線產(chǎn)牛所需的 電磁場。雙錐天線的適用頻段為20200mhz,對數(shù)周 期天線適川頻段為200-1000mhz,對于l2ghz的頻 段町以采川角錐喇叭犬線和雙脊波導大線。試驗需要 在電波暗宗內(nèi)進行，試驗框圖如圖3所示。圖中天線 （包括升降塔、轉臺）、均勻場及場強探頭均處在電波 暗室內(nèi)，通過計算機控制信號發(fā)生器和功率放大器從 而實現(xiàn)対場強的控制。圖3試驗框圖測試過程是這樣的：首先，按照設備技術要求確 定試驗等級，不加正弦調(diào)制信號產(chǎn)住試驗等級要求強 度的均勻場（覆蓋所有測試頻段）；其次，使用校準過

7、程中確定的電平，以正弦波對其調(diào)幅（深度80%）,信 號發(fā)主器掃頻速度不超過1.5x10"十倍頻程/秒；最 后，將試站放在轉臺上，讓設備各而都接受試驗（試 品在一個面上做兩次試驗，天線分別處于垂直和水平 位置上），觀察其功能和性能是否正常?？紤]到試驗設備復雜、成本昂貴以及受試設備（智 能電表）體積不大的特點，在工程應用中我們常采用 吉赫茲橫電磁波室（gtem小室）對其進行r-emi測試。 試驗組成如圖4所示,n型接頭向小室傳播的為近似平 面波（實際為球面波，但張角很?。?，小室芯板耳底板 之間形成均勻場區(qū)（芯板和底板扮演了天線的角色， 要改變場的極化方向只能改變電表的相對方向來實 現(xiàn)）。

8、為做到不因電表的置入而過于影響場的均勻性， 電農(nóng)不得超過芯板與底板z間高度的1/3。gtem小室 內(nèi)場強e二kv/h,其屮k為比例系數(shù)，v為n型接頭輸 入的信號電壓，h為芯板距底板的垂直距離。測試方法 與前面所示測試方法相似。信號發(fā)生器*n+oi圖4 gtem小室測試1.3由射頻場感應所引起的傳導干擾抗擾度測試方法傳導干擾（gemi）通常是由電焊機、可控硅幣 流器、熒光燈及在開關電感性負載時產(chǎn)牛的。其所涉 及頻段為15（）khz80mhz,剛好與前面的r-emi相對 應。該試驗主要考慮到低頻段時設備引線的長度可能 達到干擾波的兒個波長，這樣引線就變成了被動天線 接收射頻場的感應，變?yōu)閭鲗Ц蓴_進

9、入設備內(nèi)部，最 終以射頻電壓和電流形式的近場電磁場影響設備的工 作。試驗整體框圖如圖5所示，試驗發(fā)生器屮的低通 和高通濾波器的作用是為防止信號諧波對電表產(chǎn)生干 擾；固定衰減器是為了使試驗發(fā)生器達到50歐姆（由 于各電網(wǎng)阻抗不同,為此規(guī)定一個統(tǒng)一的50歐姆阻抗, 以便測試結果相互比較）輸出阻抗以減小功放至耦合 網(wǎng)絡間的不匹配程度；信號發(fā)牛:器要求與r-emi號 發(fā)生器要求相似（不同的是頻段范圍為 150khz80mhz）；耦合/去耦網(wǎng)絡是將干擾信號施加到 電源線路上；線性卩fl抗穩(wěn)定網(wǎng)絡（lisn）是目而國際 上規(guī)定的傳導性電磁干擾測量設備，圖6為分別測試 兩條電源線上傳導干擾的單和lisn,當

10、bmc端接騷 擾測試儀時，儀器內(nèi)部的標準阻抗為50歐姆，共模和 差模干擾電流將從該50歐姆阻抗上流過，此吋，lisn 起到了為共模和差模t擾電流在所需測量的頻段提供 一個固定阻抗（50歐姆）的作用，而50歐姆電阻上的 電壓就是傳導干擾電壓。傳導干擾的耦合/去耦網(wǎng)絡可 以參見標準iec61000-4-6 c測試前要盡可能接近智能電表的實際安裝條件來 連接電纜，這里我們只介紹了電源線的傳導十擾測試, 實際上傳導干擾還可能發(fā)牛在平衡線對及非屏蔽不平 衡電纜上，其測試與上而介紹的測試方法相似，這里 不再贅述。需要指出的是，要依次將試驗發(fā)生器與每 個耦合/去耦網(wǎng)絡相連，而在其他未注入信號的耦合/ 去耦網(wǎng)

11、絡射頻輸入端接50歐姆的電卩fl測試時先將試 驗電平（未加調(diào)制時的試驗電平）調(diào)到試驗等級的規(guī)50uh圖6單和l1sn測試連接圖定值，然后由1khz正弦波調(diào)幅（深度80%）o試驗以 速度不超過1.5x10：'十倍頻程/秒且在規(guī)定頻段內(nèi)擔 頻測試（掃頻步幅不超過上一頻率值的1%,每一頻率 的駐留時間不少于電表所需運行和響應的時間）同時 觀察電表的功能和性能是否正常。圖5 c-emi測試框圖2抗干擾措施2.1硬件抗干擾系統(tǒng)失效和碩件損壞大部分是由各種干擾引起 的，而絕人多數(shù)的干擾來自電源，所以對系統(tǒng)電源的 抗干擾技術就顯得尤為重要。下面就介紹兒種電源的 抗干擾措施。（1）在電源變壓器的初級串

12、聯(lián)一個電源濾波器， 如“雙繞紐扼流圈”的濾波線路，它對高頻干擾信號 阻抗很人，使整個設備與電網(wǎng)之間有一定的高頻隔離, 同時對于外界的高頻電磁場干擾也起到一定的抑制作 用。（2）在各相交流電源的進線端并聯(lián)一個壓敏電阻 （mov）,具阻值隨施加在它兩端的電壓的增加而減小。這樣可以在供電出現(xiàn)過壓時形成一個低阻的分流 器，從而可以防止施加在設備兩端的電壓急劇上升。 當電壓恢復正常時，mov又恢復到高阻狀態(tài)。（3）在主控制器供電電源之前的三端穩(wěn)壓器前并 聯(lián)一個瞬變電壓抑制二極管（tvs）o當tvs兩端有瞬 間高能沖擊，它能以極高的速度成為低阻抗器件，吸 收大量電流，從而將其兩端的電壓嵌位在一個較低的 值

13、上，保護后面電路不因瞬態(tài)高壓而損壞。這一措施 對于像雷擊浪涌之類的干擾是比較有效的。（4）主控電路采用獨立的供電電源，各電路模塊 z間采用合適的隔離措施（如光耦等）增強各模塊電 路z間的互擾。以上兒點就是硬件抗干擾設計的措施和技巧，通 過以上的措施，就可以有效地抑制一部分干擾源對設 備功能和性能的不良影響。2.2軟件抗干擾軟件抗干擾主要是防止電表在工作過程中出現(xiàn)大 的錯誤。電表作為用電量的測量利記錄設備，諸如用 電量等數(shù)據(jù)是十分重要的，這些數(shù)據(jù)的獲取和傳輸及 存儲過程必須保證其準確可靠。卞面就保證e2prom 數(shù)據(jù)寫入的可靠性措施做-簡要介紹。（1）使用軟件陷阱。當控制器運行吋受到干擾可 能導

14、致程序指針pc指向非程序區(qū)，使程序“跑飛”， 很可能進入某個循壞屮挑不出來。當循壞屮沒有清除 看門狗指令時，在給定看門狗定吋條件下pc指針將復 位。當循環(huán)中冇清除看門狗指令時，就會產(chǎn)生死機。 對于這種情況，程序可以設置大量的軟件陷阱，當pc 進入非程序區(qū)時可能跳到軟件陷阱中，從而可以順利 地使pc復位。設置軟件陷阱的位置主要有：沒有使 用到的屮斷區(qū)。在沒有使用到得中斷服務了程序屮設 置軟件陷阱可以冇效地捕捉到錯誤的中斷。在處理 器未編程的人最空間編寫軟件陷阱指令。當程序跑飛 入該區(qū)域時可以迅速地跳入正軌。（2）定時設置i/o 口狀態(tài)。對于有些控制器可以 編程i/o 口的狀態(tài)，這樣當微處理器受到干擾時i/o 口 的狀態(tài)可能改變，比如電脈沖輸入口被干擾改變?yōu)檩?ill 口時，就會導致用戶使用了電但是電表卻檢測不到。 因此，周期性地重復定義i/o 口的輸入/輸出狀態(tài)對于 干擾壞境卜的電表運行是有益的。（3）數(shù)據(jù)校驗。因為電表屮的部分數(shù)據(jù)是十分重 要的，不能出錯，因此，對這些數(shù)據(jù)的輸入是要進行 特別的合法性判斷的。例如，對電量數(shù)