組成原理課設(shè)-CRC循環(huán)冗余檢驗(yàn)碼生成與實(shí)現(xiàn)

1、課課 程程 設(shè)設(shè) 計(jì)計(jì) 報(bào)報(bào) 告告課程設(shè)計(jì)名稱(chēng)：組成原理課程設(shè)計(jì)組成原理課程設(shè)計(jì)課程設(shè)計(jì)題目：循環(huán)冗余校驗(yàn)碼生成電路循環(huán)冗余校驗(yàn)碼生成電路 的設(shè)計(jì)與實(shí)現(xiàn)的設(shè)計(jì)與實(shí)現(xiàn) 院（系）：計(jì)算機(jī)學(xué)院專(zhuān) 業(yè)：計(jì)算機(jī)科學(xué)與技術(shù) 班 級(jí)：學(xué) 號(hào)： 姓 名： 指導(dǎo)教師： 說(shuō)明：結(jié)論（優(yōu)秀、良好、中等、及格、不及格）作為相關(guān)教環(huán)節(jié)考核必要依據(jù)；格式不符合要說(shuō)明：結(jié)論（優(yōu)秀、良好、中等、及格、不及格）作為相關(guān)教環(huán)節(jié)考核必要依據(jù)；格式不符合要求；數(shù)據(jù)不實(shí)求；數(shù)據(jù)不實(shí),不予通過(guò)。報(bào)告和電子數(shù)據(jù)必須作為實(shí)驗(yàn)現(xiàn)象重復(fù)的關(guān)鍵依據(jù)。不予通過(guò)。報(bào)告和電子數(shù)據(jù)必須作為實(shí)驗(yàn)現(xiàn)象重復(fù)的關(guān)鍵依據(jù)。指導(dǎo)教師評(píng)語(yǔ)：簽名：審查結(jié)論： 年 月 日

2、沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 學(xué)術(shù)誠(chéng)信聲明 本人聲明本人聲明：所呈交的報(bào)告（含電子版及數(shù)據(jù)文件）是我個(gè)人在導(dǎo)師指導(dǎo)下獨(dú)立進(jìn)行設(shè)計(jì)工作及取得的研究結(jié)果。盡我所知，除了文中特別加以標(biāo)注或致謝中所羅列的內(nèi)容以外，報(bào)告中不包含其他人己經(jīng)發(fā)表或撰寫(xiě)過(guò)的研究結(jié)果，也不包含其它教育機(jī)構(gòu)使用過(guò)的材料。與我一同工作的同學(xué)對(duì)本研究所做的任何貢獻(xiàn)均己在報(bào)告中做了明確的說(shuō)明并表示了謝意。報(bào)告資料及實(shí)驗(yàn)數(shù)據(jù)若有不實(shí)之處，本人愿意接受本教學(xué)環(huán)節(jié)“不及格”和“重修或重做”的評(píng)分結(jié)論并承擔(dān)相關(guān)一切后果。 本人簽名: 日期： 年 月 日沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 I 沈陽(yáng)航空航天大學(xué)沈陽(yáng)航空航天大學(xué)課課程程設(shè)設(shè)計(jì)計(jì)任任務(wù)務(wù)書(shū)

3、書(shū)課程名稱(chēng)計(jì)計(jì)算算機(jī)機(jī)組組成成原原理理課課程程設(shè)設(shè)計(jì)計(jì)專(zhuān)業(yè)計(jì)算機(jī)科學(xué)與技術(shù)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)生姓名班級(jí)計(jì)算機(jī)計(jì)算機(jī)學(xué)號(hào)題目名稱(chēng)循環(huán)冗余校驗(yàn)碼生成電路的設(shè)計(jì)與實(shí)現(xiàn)循環(huán)冗余校驗(yàn)碼生成電路的設(shè)計(jì)與實(shí)現(xiàn)起止日期2016年12月19日起至2016年12月30日止課設(shè)內(nèi)容和要求：一、課程設(shè)計(jì)內(nèi)容采用 Xilinx Foundation F3.1 可編程器件開(kāi)發(fā)工具軟件、偉福 COP2000 實(shí)驗(yàn)箱設(shè)計(jì)并實(shí)現(xiàn)循環(huán)冗余校驗(yàn)碼生成電路。二、課程設(shè)計(jì)要求1采用自上而下的設(shè)計(jì)方法，頂層設(shè)計(jì)使用原理圖設(shè)計(jì)輸入方式（電路圖方式實(shí)現(xiàn)） ；底層設(shè)計(jì)輸入方式自行選定(可用電路圖實(shí)現(xiàn)、也可通過(guò) VHDL 語(yǔ)言編程實(shí)現(xiàn))；2課程

4、設(shè)計(jì)的電路主要應(yīng)包括：模 2 除電路、余數(shù)產(chǎn)生電路、校驗(yàn)碼拼接電路、移位電路等；3必須用基本邏輯門(mén)實(shí)現(xiàn)。輸入數(shù)據(jù)為 4 位，選定 4 位生成多項(xiàng)式，輸出 7 位的校驗(yàn)碼；4對(duì)設(shè)計(jì)電路進(jìn)行仿真并驗(yàn)證其正確性，仿真數(shù)據(jù)由指導(dǎo)教師給出； 5實(shí)現(xiàn)編程下載和硬件測(cè)試；6獨(dú)立設(shè)計(jì)、調(diào)試、仿真、下載和硬件測(cè)試并通過(guò)指導(dǎo)教師現(xiàn)場(chǎng)驗(yàn)收；7撰寫(xiě)課程設(shè)計(jì)報(bào)告。參考資料：1 唐碩飛.計(jì)算機(jī)組成原理（第 2 版） M.北京：高等教育出版社，20082 曹昕燕. EDA 技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)M.北京：清華大學(xué)出版社，20063 范延濱.微型計(jì)算機(jī)系統(tǒng)原理、接口與 EDA 設(shè)計(jì)技術(shù)M.北京：北京郵電大學(xué)出版社，20064 王

5、愛(ài)英.計(jì)算機(jī)組成與結(jié)構(gòu)(第 4 版)M.北京：清華大學(xué)出版社，2006教教研研室室審審核核意意見(jiàn)見(jiàn)：同同意意（ ） 不不同同意意（ ） 教教研研室室主主任任簽簽字字：指導(dǎo)教師（簽名）指導(dǎo)教師（簽名）2016年12月19日學(xué)生簽名學(xué)生簽名2016年12月19日沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 II 課程設(shè)計(jì)總結(jié)：課程設(shè)計(jì)總結(jié)：剛進(jìn)入實(shí)驗(yàn)室時(shí)對(duì)微機(jī)中的 Xilinx Foundation F3.1軟件環(huán)境掌握不夠熟悉，不能熟練的應(yīng)用 Xilinx Foundation F3.1軟件進(jìn)行電路的連接，后經(jīng)過(guò)老師的細(xì)心講解，終于對(duì) Xilinx Foundation F3.1軟件有了很好的掌握能力，能夠熟練

6、的應(yīng)用 Xilinx Foundation F3.1軟件進(jìn)行電路的接。在連接電路過(guò)程中出現(xiàn)很多問(wèn)題，如器件的選擇，管腳的鎖定等都出現(xiàn)很多錯(cuò)誤，在老師和同學(xué)的指導(dǎo)下，順利的解決了這些問(wèn)題，并且在老師的指導(dǎo)下對(duì)未封裝的電路進(jìn)行了封裝，順利的完成了電路的連接。該電路能夠?qū)崿F(xiàn)所需功能。這次課程設(shè)計(jì)的任務(wù)是做 CRC 碼生成電路的設(shè)計(jì)與實(shí)現(xiàn)。一開(kāi)始是對(duì)CRC 碼的認(rèn)識(shí)存在誤區(qū)，沒(méi)有真正認(rèn)識(shí) CRC 碼的生成過(guò)程，通過(guò)查教材和輔導(dǎo)書(shū)我明白了它是可以由信息碼和余數(shù)多項(xiàng)式合成的。還有對(duì)芯片的制作與封裝。封裝是老師要求的重點(diǎn)，開(kāi)始我并不在意，后來(lái)電路圖的連線(xiàn)越來(lái)越多，才認(rèn)識(shí)封裝的重要性。由于設(shè)計(jì)的電路在仿真方面

7、總是出問(wèn)題，后來(lái)通過(guò)對(duì)每一個(gè)部分做仿真，才找出錯(cuò)誤，我想今后我不會(huì)再犯這樣的錯(cuò)誤了。從初步構(gòu)思到一步步完善直到最后完成整個(gè)課程設(shè)計(jì)，讓我更好的鞏固了自己所學(xué)的知識(shí)。翻閱圖書(shū)去學(xué)習(xí)一些沒(méi)有接觸過(guò)的知識(shí)讓我更好的了解了這門(mén)課程，增強(qiáng)的實(shí)踐動(dòng)手能力。雖然過(guò)程中有迷茫，但是我堅(jiān)信我可以做到。兩周的課程設(shè)計(jì)結(jié)束了，在這兩周中收獲非常多。雖然課程設(shè)計(jì)題目只有一個(gè)，但在這一個(gè)題目中學(xué)到了很多課堂上學(xué)不到的專(zhuān)業(yè)知識(shí)。經(jīng)過(guò)這次課設(shè)，我對(duì)書(shū)本的知識(shí)有了更進(jìn)一步的理解，鍛煉了我的動(dòng)手能力，使我的能力有很大的提高。為將來(lái)參加實(shí)際工作奠定了良好的基礎(chǔ)?？偟膩?lái)說(shuō)，雖然完成了老師安排的任務(wù)，但是還沒(méi)有達(dá)到盡善盡美的地步，還

8、有很多要學(xué)習(xí)，要實(shí)踐。雖然課程設(shè)計(jì)結(jié)束了，但是我們才剛剛踏入計(jì)算機(jī)硬件領(lǐng)域，還有太多太多的知識(shí)有待我們?nèi)ッ?。在?shí)踐中學(xué)習(xí)，在學(xué)習(xí)中實(shí)踐，是這次課程設(shè)計(jì)讓我領(lǐng)悟到的，更是以后學(xué)習(xí)生活中我該做到的。在此請(qǐng)老師接受我最真摯的誠(chéng)意，讓我成長(zhǎng)讓我掌握的更多！沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 III 沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 IV 目目 錄錄第第 1 章章 總體設(shè)計(jì)方案總體設(shè)計(jì)方案.11.1 設(shè)計(jì)原理.11.2 設(shè)計(jì)思路.21.3 設(shè)計(jì)環(huán)境.3第第 2 章章 詳細(xì)設(shè)計(jì)方案詳細(xì)設(shè)計(jì)方案.42.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn).42.1.1 創(chuàng)建頂層圖形設(shè)計(jì)文件.42.2 功能模塊的設(shè)計(jì).42.2.1 移位寄存器

9、的設(shè)計(jì).52.2.2 模 2 除法器的設(shè)計(jì).62.3 CRC 碼生成電路整體仿真.9第第 3 章章 編程下載與硬件測(cè)試編程下載與硬件測(cè)試.113.1 器件的選擇與引腳鎖定.113.2 編程下載.123.3 硬件測(cè)試及結(jié)果分析.12參考文獻(xiàn)參考文獻(xiàn).15附附 錄（電路原理圖）錄（電路原理圖）.16沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 0 第 1 章 總體設(shè)計(jì)方案1.1 設(shè)計(jì)原理設(shè)計(jì)原理循環(huán)冗余校驗(yàn)碼(Cyclic Redundancy Check,CRC)簡(jiǎn)稱(chēng)為循環(huán)碼或 CRC 碼。此碼可以發(fā)現(xiàn)并糾正信息在存儲(chǔ)或傳送過(guò)程中連續(xù)出現(xiàn)的多位錯(cuò)誤代碼。計(jì)算機(jī)常用的二進(jìn)制信息沿一條信號(hào)線(xiàn)逐位在設(shè)備之間傳送稱(chēng)為串

10、行傳送，CRC 碼常用于串行傳送過(guò)程中的檢錯(cuò)與糾錯(cuò)。CRC 碼一般是指 n 位信息碼之后拼接 k 位校驗(yàn)碼。CRC 碼是一種從 n 位信息碼能簡(jiǎn)便的得到 k 位校驗(yàn)碼，并且能從 n+k 位信息碼中判斷是否出錯(cuò)。首先輸入信息碼，根據(jù)信息碼由多項(xiàng)式因子的計(jì)算公式得到相應(yīng)的校驗(yàn)碼，然后將進(jìn)行移位的信息碼與得到的校驗(yàn)碼進(jìn)行拼接，即可得到正確的 CRC 碼。CRC 碼是基于模 2 運(yùn)算而建立編碼規(guī)律的校驗(yàn)碼。在進(jìn)行 CRC 計(jì)算時(shí)，采用二進(jìn)制（模 2）運(yùn)算法，即加法不進(jìn)位，減法不借位，其本質(zhì)就是兩個(gè)操作數(shù)進(jìn)行邏輯異或運(yùn)算。設(shè)待發(fā)送數(shù)據(jù)為 D(x)，生成多項(xiàng)式為 G(x)。信息碼長(zhǎng) k 位,校驗(yàn)碼長(zhǎng) n-

11、k 位,則編碼后的碼長(zhǎng)為 n 位。如表 1.1：表表 1.1 CRC 碼編碼格式碼編碼格式123kK+1n信息碼CRC 校驗(yàn)碼設(shè)被校驗(yàn)的數(shù)據(jù)是一個(gè) k 位的二進(jìn)制代碼，將0121.DDDDDkk它表示為一個(gè)(k-1)階的多項(xiàng)式 (1-1)0112211.)(DxDxDxDxMkkkk多項(xiàng)式(1-1)中的系數(shù) D 的取值為 0 或 1，與被校驗(yàn)的數(shù)據(jù) M 一一對(duì)應(yīng)；式中的 x 是一個(gè)偽變量，用指明各位的位置。ix設(shè)校驗(yàn)碼 P 長(zhǎng)度為 r，將被校驗(yàn)數(shù)據(jù) D 左移 r 位后的結(jié)果為位rkkDDDD00.00.0121沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 1 將 D 左移 r 位的目的是給 D 右邊添加 r

12、個(gè) 0，形成(k+r)位長(zhǎng)度二進(jìn)制代碼，其多項(xiàng)式形式為 M(x)。如圖 1.1 所示，CRC 碼由 k 位數(shù)據(jù) D 和 r 位校驗(yàn)碼rxP 組成，求校驗(yàn)碼 P 的多項(xiàng)式 R(X)的方法如下： (1-2)()()()()(xGxRxQxGxxMrQ(x)是商，R(x)是余數(shù)，R(x)所對(duì)應(yīng)的二進(jìn)制代碼是校驗(yàn)碼 P?？梢宰C明存在一個(gè)最高次冪為 n- k=r 的多項(xiàng)式 G(x) ,即式(1-2)中 G(x),稱(chēng)為生成多項(xiàng)式。 由式(1-2)可以推導(dǎo)出 (1-3)()()()(xMxGxRxxMr由式(1-3)可知，CRC 碼可被 G(x)整除，余數(shù)必然為 0。根據(jù)這一特性，接收方將收到的 CRC 碼

13、被 G(x)除，若余數(shù)為 0，則表明傳送過(guò)程中沒(méi)有錯(cuò)誤發(fā)生，若出現(xiàn)一位錯(cuò)，根據(jù)余數(shù)與出錯(cuò)位一一對(duì)應(yīng)的關(guān)系，可利用余數(shù)對(duì)錯(cuò)誤碼進(jìn)行定位。1.2 設(shè)計(jì)思路設(shè)計(jì)思路根據(jù)課設(shè)題目要求，可知本次實(shí)驗(yàn)主要是完成(7，4)碼生成電路的設(shè)計(jì)與實(shí)現(xiàn)。CRC 碼生成電路的核心主要由移位寄存器和模 2 除法器構(gòu)成，信息位以串行的方式輸入。模塊劃分如圖 1.1：圖圖 1.1 模塊圖模塊圖依據(jù) CRC 碼生成原理可知，生成電路中由輸入端串行輸入的 4 位二進(jìn)制數(shù)據(jù) D 左移 3 位后，與生成多項(xiàng)式 G(x)做模 2 除法，并將得到的 3 位余數(shù)與 4 位信息碼拼接成 7 位 CRC 碼。本設(shè)計(jì)方案采用的元件有模 2 除

14、法器模塊，移位寄存器模塊，與門(mén)，異或門(mén)等電子元件。移位寄存器由 7 個(gè) D 觸發(fā)器構(gòu)成。模 2 除法器由若干兩輸入與門(mén),若干兩輸入異或門(mén)和 D 觸發(fā)器構(gòu)成。循環(huán)冗余校驗(yàn)碼生成電路模 2 除法器移位寄存器沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 2 1.3 設(shè)計(jì)環(huán)境設(shè)計(jì)環(huán)境（1）硬件環(huán)境：）硬件環(huán)境：偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀、XCV200 實(shí)驗(yàn)板、計(jì)算機(jī)。 COP2000 集成開(kāi)發(fā)環(huán)境是為 COP2000 實(shí)驗(yàn)儀與 PC 機(jī)相連進(jìn)行高層次實(shí)驗(yàn)的配套軟件，它通過(guò)實(shí)驗(yàn)儀的串行接口和 PC 機(jī)的串行接口相連，提供匯編、反匯編、編輯、修改指令、文件傳送、調(diào)試 FPGA 實(shí)驗(yàn)等功能，該軟件在Win

15、dows 下運(yùn)行。COP2000 運(yùn)行界面如圖 1.2 所示。圖圖 1.2 COP2000 界面界面（2）EDA 環(huán)境：環(huán)境： Xilinx foundation f3.1 是 Xilinx 公司的可編程期間開(kāi)發(fā)工具，該平臺(tái)（如圖1.3 所示）功能強(qiáng)大，主要用于百萬(wàn)邏輯門(mén)設(shè)計(jì)。該系統(tǒng)由設(shè)計(jì)入口工具、設(shè)計(jì)實(shí)現(xiàn)工具、設(shè)計(jì)驗(yàn)證工具三大部分組成。圖圖 1.3 Xilinx foundation f3.1 界面界面沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 3 第 2 章 詳細(xì)設(shè)計(jì)方案2.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn) 頂層方案圖實(shí)現(xiàn) CRC 碼的生成的邏輯功能，采用原理圖設(shè)計(jì)輸入方式完成，電路實(shí)現(xiàn)

16、基于 XCV200 可編程邏輯芯片。在完成原理圖的功能設(shè)計(jì)后，把輸入/輸出信號(hào)安排到 XCV200 指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定。2.1.1 創(chuàng)建頂層圖形設(shè)計(jì)文件創(chuàng)建頂層圖形設(shè)計(jì)文件頂層圖形文件的設(shè)計(jì)實(shí)體主要由 CRC 碼生成電路各主要模塊組成。生成電路主要由移位寄存器元件-YW、模 2 除法器元件-M2C 構(gòu)成。如圖 2.1 所示。圖圖 2.1 CRC 碼生成電路原理圖碼生成電路原理圖利用 Xilinx foundation f3.1 的原理圖編輯器對(duì)頂層圖形文件進(jìn)行編譯，并最終生成網(wǎng)絡(luò)表文件，利用設(shè)計(jì)實(shí)現(xiàn)工具經(jīng)綜合、優(yōu)化、適配，生成可供時(shí)序仿真的文件和器件下載編程文件。2.2 功能模

17、塊的設(shè)計(jì)功能模塊的設(shè)計(jì)CRC 碼的生成與校驗(yàn)是基于移位寄存器和模 2 除法器及異或門(mén)實(shí)現(xiàn)的。具體設(shè)計(jì)如下。2.2.1 移位寄存器的設(shè)計(jì)移位寄存器的設(shè)計(jì)該模塊由 7 個(gè) D 觸發(fā)器相連接構(gòu)成，數(shù)據(jù)通過(guò) D 端串行輸入到 D 觸發(fā)器中。沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 4 每過(guò)一個(gè)時(shí)鐘脈沖，輸入的數(shù)據(jù)左移一位，經(jīng)過(guò) 7 個(gè)脈沖后，由 7 個(gè) D 觸發(fā)器的Q 端并行輸出所輸入的數(shù)據(jù)。（1）創(chuàng)建元件圖形符號(hào)）創(chuàng)建元件圖形符號(hào)為能在圖形編輯器（原理圖設(shè)計(jì)輸入方式）中調(diào)用 MOV 芯片，需要為 MOV模塊創(chuàng)建一個(gè)元件圖形符號(hào)，可利用 Xilinx foundation f3.1 編譯器中的如下步驟實(shí)現(xiàn)：Too

18、ls=Symbol Wizard=下一步。CP、D 是輸入信號(hào)，Q6、Q5、Q4、Q3、Q2、Q1、Q0 是輸出信號(hào)。其元件圖形符號(hào)如 2.2 所示：圖圖 2.2 移位寄存器器元件圖形符號(hào)移位寄存器器元件圖形符號(hào)（2）創(chuàng)建控制器設(shè)計(jì)原理圖創(chuàng)建控制器設(shè)計(jì)原理圖移位寄存器的原理框圖如圖 2.3 所示。圖圖 2.3 移位寄存器的原理圖移位寄存器的原理圖沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 5 （3）移位寄存器功能仿真）移位寄存器功能仿真對(duì)創(chuàng)建的控制器模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用 Xilinx Foundation f3.1 編譯器 Simulator 模塊實(shí)現(xiàn)。D 串行輸入數(shù)據(jù) 1100，得到

19、結(jié)果1100000。仿真結(jié)果如圖 2.4 所示：圖圖 2.4 移位寄存器仿真結(jié)果移位寄存器仿真結(jié)果 如上圖所示，串行輸入數(shù)據(jù) 1100，經(jīng)過(guò) 7 個(gè)時(shí)鐘周期后，得到 Q6-Q0 的結(jié)果為 1100000。第二組測(cè)試數(shù)據(jù) D 端輸入 1110，得到結(jié)果 1110000。仿真結(jié)果如圖 2.5 所示：圖圖 2.5 移位寄存器仿真結(jié)果移位寄存器仿真結(jié)果第二組仿真結(jié)果如圖所示，串行輸入數(shù)據(jù) 1110，經(jīng)過(guò) 7 個(gè)時(shí)鐘周期后輸出Q6-Q0 的結(jié)果為 1110000。2.2.2 模模 2 除法器的設(shè)計(jì)除法器的設(shè)計(jì)模 2 運(yùn)算的特點(diǎn)是不考慮進(jìn)位和錯(cuò)位的運(yùn)算，期規(guī)律如下： 模 2 加和模 2 減的結(jié)果是相等的，

20、即 01=1，00=0，10=1，11=0?？缮蜿?yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 6 見(jiàn)，兩個(gè)相同數(shù)的模 2 和恒為 0。 模 2 乘是按模 2 和求部分積之和。 模 2 除是按模 2 減求部分余數(shù)。每求一位商應(yīng)使部分余數(shù)減少一位。上商的原則是：當(dāng)部分余數(shù)的首位為 1 時(shí)，上商 1；當(dāng)部分余數(shù)的首位為 0 時(shí)，上商 0。當(dāng)部分余數(shù)的位數(shù)小于除數(shù)的位數(shù)時(shí)，該余數(shù)即為最后余數(shù)。該模塊由 D 觸發(fā)器、與門(mén)和異或門(mén)構(gòu)成。對(duì)(7,4)校驗(yàn)碼，可采用圖 6 所示電路，產(chǎn)生 3 位的余數(shù) Q2、Q1、Q0。圖中的模 2 減用異或門(mén)實(shí)現(xiàn)，左移一位由移位寄存器實(shí)現(xiàn)；用異或門(mén)的輸出控制左邊一位寄存器的 D 輸入端，可同

21、時(shí)實(shí)現(xiàn)模2 減和左移。用最左一位 D 觸發(fā)器的取值控制是否做模 2 減，當(dāng)其為 1 時(shí)，減去的數(shù)就是生成多項(xiàng)式 G(x)，為 0 時(shí)減去的就是 0000。這里，被除數(shù) D 是逐位串行送到移位寄存器的，且由 CP 脈沖同步。其設(shè)計(jì)過(guò)程如下：（1）創(chuàng)建元件圖形符號(hào)）創(chuàng)建元件圖形符號(hào)為能在圖形編輯器(原理圖設(shè)計(jì)輸入方式)中調(diào)用 MOD2 芯片，需要為 MOD2模塊創(chuàng)建一個(gè)元件圖形符號(hào)，可利用 Xilinx foundation f3.1 編譯器中的如下步驟實(shí)現(xiàn)：Tools=Symbol Wizard=下一步。CP、D、A3、A2、A1、A0 是輸入信號(hào)，Q2、Q1、Q0 是輸出信號(hào)。其元件圖形符號(hào)如

22、圖 2.6 所示：圖圖 2.6 除法器元件圖形符號(hào)除法器元件圖形符號(hào)（2）創(chuàng)建控制器設(shè)計(jì)原理圖）創(chuàng)建控制器設(shè)計(jì)原理圖用各種門(mén)電路連接實(shí)現(xiàn)具體實(shí)驗(yàn)原理電路圖，如圖 2.7 所示。沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 7 圖圖 2.7 模模 2 除法器的原理圖除法器的原理圖（3）模）模 2 除法器功能仿真除法器功能仿真 對(duì)創(chuàng)建的控制器模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用 Xilinx Foundation f3.1 編譯器 Simulator 模塊實(shí)現(xiàn)。D 端串行輸入數(shù)據(jù) 1100，得到余數(shù) Q2、Q1、Q0 為 010。仿真結(jié)果如圖 2.8 所示：圖圖 2.8 模模 2 除法器仿真結(jié)果除法器仿真結(jié)

23、果如仿真圖所示，通過(guò)串行輸入方式，將第一組數(shù)據(jù) 1100 輸入到 D 端，經(jīng)過(guò)7 個(gè)時(shí)鐘周期的模 2 除法器運(yùn)算后，得到三位余數(shù) Q2-Q0 為 010。第二組測(cè)試數(shù)據(jù) D 端串行輸入 1110，得到余數(shù) Q2、Q1、Q0 為 100。仿真結(jié)果如圖 2.9 所示：圖圖 2.9 模模 2 除法器仿真結(jié)果除法器仿真結(jié)果沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 8 如仿真圖所示，通過(guò)串行輸入方式，將第一組數(shù)據(jù) 1110 輸入到 D 端，經(jīng)過(guò)7 個(gè)時(shí)鐘周期的模 2 除法器運(yùn)算后，得到三位余數(shù) Q2-Q0 為 100。2.3 CRC 碼生成電路整體仿真碼生成電路整體仿真仿真調(diào)試主要驗(yàn)證設(shè)計(jì)電路邏輯功能、時(shí)序的正確性

24、，本設(shè)計(jì)中主要采用功能仿真方法對(duì)設(shè)計(jì)的電路進(jìn)行仿真。（1）建立仿真波形文件及仿真信號(hào)選擇）建立仿真波形文件及仿真信號(hào)選擇功能仿真時(shí)，首先建立仿真波形文件，添加仿真信號(hào)，對(duì)選定的輸入信號(hào)設(shè)置參數(shù)，選定的仿真信號(hào)和設(shè)置的參數(shù)如表 2.1 所示。仿真時(shí) D 輸入信息碼1100，A 輸入循環(huán)校驗(yàn)碼 1100000，G0、G1、G2、G3 輸入生成多項(xiàng)式 1011。表表 2.1 仿真數(shù)據(jù)參數(shù)仿真數(shù)據(jù)參數(shù)DCLOCKQ6Q5Q4Q3Q2Q1Q0110000001110000011010000110010001111010011101010110001011100010（2）功能仿真結(jié)果與分析）功能仿真結(jié)果

25、與分析 功能仿真波形結(jié)果如圖 2.10 所示，仿真數(shù)據(jù)結(jié)果如表 2 所示。對(duì)表 2 與表 1的內(nèi)容進(jìn)行對(duì)比，可以看出功能仿真結(jié)果是正確的，進(jìn)而說(shuō)明電路設(shè)計(jì)的正確性。沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 9 圖圖 2.10 功能仿真波形結(jié)果功能仿真波形結(jié)果 輸入信息碼為：1100，生成多項(xiàng)式為：1011，應(yīng)用模 2 除法器可以求出三位余數(shù)為 010 ，然后把余數(shù)和信息碼拼接可以得到 CRC 編碼為：1100010。 第二組測(cè)試數(shù)據(jù) D 端串行輸入 1110，生成多項(xiàng)式仍為 1011。選定的仿真信號(hào)和設(shè)置的參數(shù)如表 2.2 所示。表表 2.2 仿真數(shù)據(jù)參數(shù)仿真數(shù)據(jù)參數(shù)DCLOCKQ6Q5Q4Q3Q2Q1Q

26、0110000001110000011110000111010001101010011001010111010011110100 仿真結(jié)果如圖 2.11 所示：沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 10 圖圖 2.11 CRC 碼生成結(jié)果仿真波形碼生成結(jié)果仿真波形 輸入信息碼為 1110，經(jīng)過(guò)移位寄存器 7 個(gè) D 觸發(fā)器變換后為 1110000；模 2除法器輸入的也是 1110 四位二進(jìn)制數(shù)，經(jīng)運(yùn)算得余數(shù) 100。最終將余數(shù)與信息碼拼接可得到 CRC 編碼：1110100。沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 11 第 3 章 編程下載與硬件測(cè)試3.1 器件的選擇與引腳鎖定器件的選擇與引腳鎖定（1）器件的選

27、擇）器件的選擇由于硬件設(shè)計(jì)環(huán)境是基于偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀和 XCV200實(shí)驗(yàn)板，故采用的目標(biāo)芯片為 Xlinx XCV200 軟件中可用芯片。（2）引腳鎖定）引腳鎖定把頂層圖形文件中的輸入/輸出信號(hào)安排到 Xlinx XCV200 芯片指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定，各信號(hào)及 Xlinx XCV200 芯片引腳對(duì)應(yīng)關(guān)系如表 3.1 所示。 表表 3.1 信號(hào)和芯片引腳對(duì)應(yīng)關(guān)系信號(hào)和芯片引腳對(duì)應(yīng)關(guān)系圖形文件中的輸入圖形文件中的輸入/輸出信號(hào)輸出信號(hào)XCV200 芯片引腳芯片引腳D87CLK213G3100G2101G1102G0103Q6152Q5178Q4184Q3

28、185Q2203Q1111Q0110沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 12 3.2 編程下載編程下載利用 COP2000 仿真軟件的編程下載功能，將得到.bit 文件下載到 XCV200 實(shí)驗(yàn)板的 XCV200 可編程邏輯芯片中。3.3 硬件測(cè)試及結(jié)果分析硬件測(cè)試及結(jié)果分析利用 XCV200 實(shí)驗(yàn)板進(jìn)行硬件功能測(cè)試。CRC 碼生成和校驗(yàn)的輸入數(shù)據(jù)通過(guò)XCV200 實(shí)驗(yàn)板的輸入開(kāi)關(guān)實(shí)現(xiàn)，輸出數(shù)據(jù)通過(guò) XCV200 實(shí)驗(yàn)板的 LED 指示燈實(shí)現(xiàn)，其對(duì)應(yīng)關(guān)系如表 3.2 所示。表表 3.2 XCV200 實(shí)驗(yàn)板信號(hào)對(duì)應(yīng)關(guān)系實(shí)驗(yàn)板信號(hào)對(duì)應(yīng)關(guān)系利用表 2.1 中的輸入?yún)?shù)作為輸入數(shù)據(jù)，逐個(gè)測(cè)試輸出結(jié)果，即用

29、 XCV200實(shí)驗(yàn)板的開(kāi)關(guān)組 K0 中的 1，2，3，4 輸入多項(xiàng)式數(shù)據(jù) 1011，用開(kāi)關(guān)組 K1 中的 1號(hào)開(kāi)關(guān)串行輸入信息碼 1100，同時(shí)觀察發(fā)光二極管組 A0-A6 的輸出，得到如表 3.3所示的硬件測(cè)試結(jié)果。表表 3.3 硬件測(cè)試結(jié)果硬件測(cè)試結(jié)果輸入輸入輸出輸出DCLOCKA6A5A4A3A2A1A0110000001110000011010000110010001111010011101010110001011100010XCV200 芯片引腳信號(hào)芯片引腳信號(hào)XCV200 實(shí)驗(yàn)板實(shí)驗(yàn)板X(qián)CV200 芯片引腳信號(hào)芯片引腳信號(hào)XCV200 實(shí)驗(yàn)板實(shí)驗(yàn)板DK1:0Q6A6CLKCLOCKQ5A5A3K0:3