DSP微控制器技術(shù)介紹(精)

1、DSP 微控制器技術(shù)介紹 DSP 微控制器技術(shù)介紹 類別：單片機(jī) /DSP DSP微控制器（DSP microcontroller 是同時(shí)需要 DSF 技術(shù)的高效能與 微控制器的低價(jià)位之應(yīng)用系統(tǒng)之最佳選擇。以往 DSF 以及微控制器的市場是互 相分開且具有明顯區(qū)隔的：DSP 弋表高效能與高價(jià)位；而微控制器卻被視為高 產(chǎn)量且低價(jià)位的產(chǎn)品。目前越來越多的客戶要求微控制器價(jià)位的 DSF 晶片，使 得這兩個(gè)市場的區(qū)隔逐漸模煳。 如何以微控制器的低成本來實(shí)現(xiàn)高效能的 DSP 技術(shù)呢？有兩種方式，一是縮小晶片顆粒的大??；二是減少晶片封裝的接腳數(shù) 目。透過縮小晶粒來減低成本的方式，某種程度上已經(jīng)透過次微米技

2、術(shù)的使用 而達(dá)成，盡管次微米技術(shù)并不是最尖端的技術(shù)，但效能上仍維持良好的水準(zhǔn)。 另外，若晶片的架構(gòu)達(dá)到最佳化的程度，即使晶?？s小了，也能夠保有一般標(biāo) 準(zhǔn)但較昂貴晶片之重要功能。DSP微控制器之所以能夠降低晶片的封裝成本， 大部份是因?yàn)榇司瑥椥缘?I/O （輸入輸出）架構(gòu)。另外透過系統(tǒng)成本與能 源消耗的降低來減少成本的方式。DSF 微控制器成功地克服了傳統(tǒng)微控制器應(yīng) 用系統(tǒng)因需使用 DSP 寅算法所呈現(xiàn)的障礙，底下將會(huì)一一呈現(xiàn)這些障礙，并討 論 DSP 微控制器為了克服這些障礙，在架構(gòu)上所持有的特殊設(shè)計(jì)。 SF 與微控 制器市場比較 文目前的市場中，以微控制器為主的應(yīng)用系統(tǒng)，正面臨著對 DSP

3、 演算法控制器逐漸增加的需求，因?yàn)?DSP 寅算法所帶來效能的提升與新功能的 增加，使得DSP 寅算法的應(yīng)用系統(tǒng)正在大量的增加，尤其是在磁條讀取機(jī)、來 電顯示、馬達(dá)控制器、保全與玩具等應(yīng)用市場當(dāng)中最為顯著。表一列舉了 DSP 技術(shù)較傳統(tǒng)的微控制器設(shè)計(jì)的優(yōu)越之處。 表一除此之外，許多應(yīng)用系統(tǒng)使用的裝置中，包含了同時(shí)擁有 DSF 與 微控制器核心技術(shù)的晶粒，如數(shù)位電話答錄機(jī)、無線電話機(jī)與光碟機(jī)等裝置即 屬此類。市場對成本降低的需求第一顆 DSP 處理器是為了高規(guī)格的軍事應(yīng)用 所開發(fā)的，而今日大多數(shù)的 DSP 應(yīng)用系統(tǒng)也跟隨著這種高規(guī)格的走向，將重點(diǎn) 放在需要高科技、高效能的應(yīng)用市場。每顆 DSP

4、處理器的平均成本約在美金 10 元到 50 元之間，比起微控制器介于美金 1 至 10 元的單位平均成本來說，價(jià)位 可以說是偏高。不過價(jià)格當(dāng)然也會(huì)隨著需求量的大小而變化，而微控制器目標(biāo) 市場的特性就是需求量大，這種高需求量自然而然地就會(huì)造成制造成本的降低 與成本效益的提升，進(jìn)而降低微控制器的價(jià)格。 今日的消費(fèi)性市場已對 DSP 處 理器產(chǎn)生了大量的需求，而大多數(shù)的高價(jià) DSP 處理器對量高的消費(fèi)性市場來說 是無法接受的，尤其是對于需要 DSP 寅算法來增新產(chǎn)品功能的傳統(tǒng)微控制器應(yīng) 用來說，將晶片價(jià)格維持在微控制器的價(jià)格范圍中，是一個(gè)很重要的訴求。 DSP 微控制器的架構(gòu)，是為了迎合兩個(gè)相互沖突

5、的需求-高效能與低成本-而設(shè) 計(jì)，在提供 DSP 架構(gòu)優(yōu)點(diǎn)的同時(shí)，卻不犧牲原本微控制器的好處，所以 DSP 微 控制器的優(yōu)勢之一，就是其晶片的價(jià)格維持在傳統(tǒng)微控制器的價(jià)格范圍內(nèi)。但 是如何以微控制器的低價(jià)位來達(dá)到 DSP 技術(shù)的高效能呢？接下來將會(huì)討論如何 將 DSP 微控制器的架構(gòu)最佳化，來獲得 DSP 技術(shù)所能提供的高效能，并同時(shí)降 低傳統(tǒng)應(yīng)用 DSP 技術(shù)時(shí)所需的高成本。 縮小晶片顆粒 晶粒的縮小需要透過以 下兩個(gè)方式來達(dá)成：一、使用更深層的次微米技術(shù)來縮小晶粒，二、使用更有 效率的晶片架構(gòu)設(shè)計(jì)。然而，使用更深層的次微米技術(shù)來縮小晶粒并不一定會(huì) 降低晶粒成本，因此我們需要選擇一種不像最尖

6、端的深層次微米技術(shù)一樣昂 貴，但卻能滿足高效能需求的技術(shù)。DSP 微控制器一般使用 0.8 微米的制程技 術(shù)，同時(shí)提供高效能與低成本兩個(gè)優(yōu)勢。一旦選定了這個(gè)低成本的技術(shù)，下一 個(gè)考驗(yàn)就是如何將晶片的架構(gòu)提升到最佳的狀態(tài)，使該晶片不但擁有低價(jià)格， 也保有傳統(tǒng) DSP 晶片的主要功能。以下是幾個(gè)為了將 DSP 微控制器架構(gòu)最佳 化，在晶片架構(gòu)上所做的決定： 乘法器/累加器運(yùn)算 在DSP 的核心功能之 中，此功能所佔(zhàn)的晶粒面積比例最大，因此有效率地設(shè)計(jì)是非常重要的。 DSP 微控制器使用 16 位元的固點(diǎn) DSP 運(yùn)算法， 兩個(gè) 16 位元的二進(jìn)位制補(bǔ)數(shù) （twos compliment ）之乘積是

7、一個(gè) 31 位元的二進(jìn)位制補(bǔ)數(shù)（其中一位元為 符號(hào)位元，剩下的 30 位元代表運(yùn)算結(jié)果的二進(jìn)位數(shù)值），而 DSP 微控制器架構(gòu) 將運(yùn)算結(jié)果的最右邊七個(gè)最低有效位元（LSBS 截掉，僅以 24 位元的二進(jìn)位補(bǔ) 數(shù)來表示運(yùn)算的部份結(jié)果，這種部份表示法的目的是為了避免溢位的發(fā)生。 截 掉這七個(gè)最低有效位元不會(huì)對運(yùn)算結(jié)果造成極大的影響，且大多數(shù)的應(yīng)用都可 以接受此 24 位元的部份結(jié)果所給予的精確度，而且在應(yīng)用需要使用 31 位元的 運(yùn)算結(jié)果的時(shí)候，可以使用雙精度運(yùn)算法來運(yùn)算。此設(shè)計(jì)不但滿足應(yīng)用的需 求，在縮小晶粒方面的優(yōu)勢為此乘法/累加器使用較小的乘法器，在乘法器與 累加器之間的資料匯流排從 32位

8、元減少到 24 位元， 且累加器的大小也從 32 位 元降到 24 位元。 多位元移位器 （ Barrel shifter ） 另外一個(gè)也佔(zhàn)頗大晶粒面 積的功能是一個(gè) 16 位元可程式化的多位元移位器，此移位器可支援 16 位元內(nèi) 右移與左移的運(yùn)算，而 DSP 微控制器只支援乘法器的一位元左/右移運(yùn)算、無 位移運(yùn)算、或是三位元右移運(yùn)算，決定捨棄既復(fù)雜又昂貴的多位元移位器，只 使用簡單小型的移位器來縮小晶粒。而需要乘法器做多位元移位的時(shí)候，可以 透過執(zhí)行多次左移指令的方式來完成。 其他為了縮小晶粒而捨棄的 DSP 處理器 功能如下： 環(huán)境切換功能 遮蔽暫存器（ Shadow Registers

9、）與環(huán)境切換 （ Context Switching ）等功能是用以加速對中斷的反應(yīng)，但是因?yàn)榄h(huán)境切換功 能對大多數(shù)的應(yīng)用來說并不重要，所以 DSP 微控制器并不支援此功能，不過缺 少此功能所帶來的影響是對暫存器存取資料時(shí)所需的時(shí)間變得較長。 額外的算 術(shù)與邏輯運(yùn)算單元一些高規(guī)格的 DSP 處理器中，使用額外的算術(shù)與邏輯運(yùn)算單 元（ALU 來獲得平行運(yùn)算的加速效果，但是因?yàn)榇斯δ軐Υ蠖鄶?shù)應(yīng)用并不特別 重要，所以 DSP 微控制器不支援此項(xiàng)功能。硬體迴圈使用 DSP 演算法的技 術(shù)，如有限脈沖回應(yīng)（FIR）及無限脈沖回應(yīng)（IIR ）等數(shù)位濾波器，都需要使 用硬體迴圈才能有效地運(yùn)作，而 DSP 微

10、控制器只支援部份迴圈，支援?dāng)?shù)目為二 的幕數(shù)（2n）之硬體迴圈。 以兩個(gè)資料匯流排支援單一運(yùn)算週期之乘法指令 一般 DSP 處理器只使用單一資料匯流排，另外有些 DSP 處理器也支援兩個(gè)分開 的資料匯流排，用以支援單一運(yùn)算週期的乘法、乘/加法或是乘/減法的運(yùn)算 指令。 降低封裝成本 晶粒的成本只是影響晶片成本的因素之一，另外一個(gè)因 素就是封裝的成本。晶片接腳數(shù)的減少對降低晶片成本的影響極大，而且當(dāng)晶 粒成本已經(jīng)降低的時(shí)候，封裝的成本就顯得格外重要。晶片封裝的價(jià)格對整個(gè) 晶片來說算是偏高的，所以對于在微控制器價(jià)格范圍內(nèi)的晶片來說，降低封裝 的成本變得非常重要。DSP 微控制器擁有一個(gè)非常彈性的 I

11、/O 架構(gòu)（見圖一與 表二），若應(yīng)用對 I/O 的需求少于 21 個(gè) I/O 接腳的時(shí)候，可以使用 44-pin 的 PLCC （塑料無鉛晶片承載封裝）封裝技術(shù)，或是使用 44-pin 的 PQFP 封裝技 術(shù)；另外一些較復(fù)雜的應(yīng)用可能會(huì)需要高達(dá) 40 個(gè) I/O 接腳，此時(shí)即可使用 80- pin 的PQFP 封裝技術(shù)。這個(gè)彈性的 I/O 架構(gòu)最大的優(yōu)點(diǎn)是：既可以使用 21 個(gè) I/O 接腳的應(yīng)用系統(tǒng)，也可以使用 80-pin 的 PQFP 封裝技術(shù)。DSP 微控制器的 I/O 架構(gòu)還提供了另外一個(gè)彈性設(shè)計(jì)，亦即特殊的 I/O 功能，例如：中斷、計(jì) 數(shù)計(jì)時(shí)器輸出或輸入、序列介面接腳與時(shí)脈等，

12、與一般的 I/O 功能共同分享 I/O 接腳。因?yàn)楫?dāng)一些特殊的 I/O 功能未被使用的時(shí)候， 這些接腳仍然可以被 一般的 I/O 功能所利用， 這種彈性的 I/O 架構(gòu)，使得 DSP 微控制器的運(yùn)作和微 控制器晶片相似。 圖一 表二 降低系統(tǒng)成本系統(tǒng)成本的降低可能比降低 DSP 晶片成本來得 重要。除DSP 處理器以外，系統(tǒng)成本還包含所有周邊裝置之成本，例如：輸出 入埠、記憶體等。 石英器時(shí)脈源與振盪器時(shí)脈源 盡管對微控制器來說，具 有石英器（crystal ）時(shí)脈源是很普遍的，但在 DSP 處理器上卻頗為少見。一般 來說石英器比振盪器（ oscillator ）至少便宜 1 美金以上，因此支

13、援石英器時(shí) 脈源對降低系統(tǒng)成本來說是極為重要的。DSP 微控制器支援較低價(jià)位的 32 kHz 石英器，另外使用一個(gè)鎖相迴路（PLL）將系統(tǒng)時(shí)脈從 32 kHz 提高至 20 MHz= 為較低速的周邊裝置所設(shè)的等候狀態(tài) DSP 處理器運(yùn)作的頻率高達(dá) 20 MHz （20 MIPS，但為了降低系統(tǒng)成本，DSP 處理器時(shí)常需要與價(jià)格較低而速度較慢的 記憶體或其他低價(jià)低速的周邊裝置一起運(yùn)作，因此 DSP 微控制器可將外部週邊 裝置分別映射到外部暫存器的適當(dāng)位置， 并將其所需的等候狀態(tài) （ wait-state insertion ）的時(shí)間加入處理週期中。 單晶片系統(tǒng)整合 另外一個(gè)降低系統(tǒng)成本 的方式是

14、單一晶片系統(tǒng)整合，亦即將週邊的功能一同整合到控制器晶片上，以 減去外部週邊裝置的成本。一般的 DSP 微控制器晶片就整合了以下的週邊功 能：4 通道，8 位元的類比數(shù)位轉(zhuǎn)換器（A-D）、序列週邊介面（SPI）、兩個(gè)脈 寬調(diào)變器（ PWM 、三個(gè)一般用途的計(jì)時(shí)計(jì)數(shù)器、 兩個(gè)看門狗計(jì)時(shí)器 （ WatchDog Timers ） 、 以及可程式化的鎖相迴路 （PLL） 。類比數(shù)位轉(zhuǎn)換器的解析度 決定類比數(shù)位轉(zhuǎn)換器所需的解析度是非常重要的，而此解析度取決于系統(tǒng)要求 的訊號(hào)雜訊比值（SNR，此值可用以下公式計(jì)算其概值：6*b - 1.24 分貝 （dB）,其中的 b 為類比數(shù)位轉(zhuǎn)換器為了提供系統(tǒng)要求的訊

15、號(hào)雜訊比值所需之 位元數(shù)。DSP 微控制器有一個(gè) 8 位元的類比數(shù)位轉(zhuǎn)換器和具有支援 12 至 13 位 元解析度的脈碼調(diào)變編解碼（PCM CODEC 介面。降低能源消耗許多微控制器 與 DSP 的應(yīng)用系統(tǒng)都以電池為其能量來源，因此能源消耗量的降低也是很重要 的。DSP 微控制器以32 kHz 的石英器，加上可程式化鎖相迴路，將系統(tǒng)頻率提 升至 20 MHz,因?yàn)榇随i相迴路是可程式化的，所以能夠輕易地在 4 MHz 與 20 MHz 的范圍內(nèi)調(diào)整系統(tǒng)時(shí)脈。 表三列舉了不同的時(shí)脈模式所達(dá)之不同的能源降 低程度，能源消耗量最低的是振盪器與電壓控制振盪器 （VCO 都同時(shí)停止的時(shí) 脈停止模式 （ s

16、top clock mode ；睡眠模式的回復(fù)可以透過中斷或使用者輸入 的 I/O 接腳；而在 DSP 微控制器需要于省電模式下低速運(yùn)作時(shí)，便可以使用 32-kHz 的低速模式。 表三 與微控制器指令集的相似性 DSP 微控制器的指令集與一般微 控制器的指令集相似，同樣使用 LD 指令將資料移動(dòng)于暫存器或暫存器指標(biāo)之 間，暫存器指標(biāo)指向資料或程式的記憶體位址，此外它們的數(shù)學(xué)運(yùn)算指令也相 同；DSP 和控制器的架構(gòu)以及 8 或 16 位元的處理器之間的不同在于：指令集無 法完全相容。盡管如此，因?yàn)樗鼈兊闹噶罴愃?，可以讓具有開發(fā)微控制器應(yīng) 用經(jīng)驗(yàn)的軟體工程師，也能夠很輕易地開發(fā) DSP 處理器的應(yīng)用軟體。結(jié)語目 前市場中的微控制器應(yīng)用系統(tǒng)，對于需要 DSP 技術(shù)之產(chǎn)品功能的需求越來越 高，而這種對高效能的需求也連帶地要求 DSP 技術(shù)的使用具有高成本效