DSP-2DSP芯片的CPU結(jié)構(gòu)(精)

1、電氣鳥信息工程摩旎DSP技水用，C54x碘件結(jié)構(gòu)TMS320C54X芯片是一種特殊結(jié)構(gòu)的微處理器，為 了快速地實(shí)現(xiàn)數(shù)字信號(hào)處理運(yùn)算，采用了流水線 指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行處理結(jié)構(gòu)，可在一個(gè) 周期內(nèi)對(duì)數(shù)據(jù)進(jìn)行高速的算術(shù)運(yùn)算和邏輯運(yùn)算.本講主要介紹TMS320C54X芯片的硬件結(jié)構(gòu)，重點(diǎn) 介紹CPU結(jié)構(gòu).DSP技水4SL用C54x碘件結(jié)構(gòu)電抵鳥倍念工權(quán)曇Itgsx ftCwMHOevr 2. 1，C54x的林本結(jié)構(gòu)TMS320C54x（簡稱，C54x）是TI公司為實(shí)現(xiàn)低功耗、高速實(shí)時(shí)信號(hào)處理而專門設(shè)計(jì)的16位 定點(diǎn)數(shù)字信號(hào)處理器，采用改進(jìn)的哈佛結(jié)構(gòu)，具 有高度的操作靈活性和運(yùn)行速度，適應(yīng)于遠(yuǎn)程通

2、信等實(shí)時(shí)嵌入式應(yīng)用的需要，現(xiàn)已廣泛地應(yīng)用于 無線電通信系統(tǒng)中.C54x碘件結(jié)構(gòu)r 2. 1. 1 C54x的主耍優(yōu)點(diǎn)1圍繞1組程序總線、3組數(shù)據(jù)總線和4組地址總線而建立的 改進(jìn)哈佛結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性.2具有高度并行性和專用硬件邏輯的CPU設(shè)計(jì)，提高了芯片 的性能.3具有完善的尋址方式和高度專業(yè)化指令系統(tǒng)，更適應(yīng)于快 速算法的實(shí)現(xiàn)和高級(jí)語言編程的優(yōu)化.4模塊化結(jié)構(gòu)設(shè)計(jì)，使派生器件得到了更快的發(fā)展.5采用先進(jìn)的IC制造工藝，降低了芯片的功耗，提高了芯片 的性能.6采用先進(jìn)的靜態(tài)設(shè)計(jì)技術(shù)，進(jìn)一步降低了功耗，使芯片 具有更強(qiáng)的應(yīng)用能力.、二 _utKAi imrruixrw oe

3、 EMKXv中央處理器 CPUCPUI/OI/O 功能擴(kuò)展接口內(nèi)部總線控制串行口特殊功能寄存器主機(jī)通信接口 HPIHPI數(shù)據(jù)存儲(chǔ)器 RAMRAM定時(shí)系統(tǒng)程序存儲(chǔ)器 ROMROM中斷系統(tǒng)TMS320C54X 的組成電民鳥傳人工程摩憂C54x碘件結(jié)構(gòu)C54x的內(nèi)部結(jié)構(gòu)_ 二二_：瓦二二DSP放水用DSP放水用C54x碘件結(jié)構(gòu)TMS320C，C54x的內(nèi)部結(jié)構(gòu)電氐鳥倍念工程曇ItDSP放術(shù)用C54x碘件結(jié)構(gòu)電抵鳥偉念工程曇It、二O VtCMKHOe*2. 2 C54x的內(nèi)部總線結(jié)構(gòu) TMS320C54X的結(jié)構(gòu)是以8組16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ).(1)程序總線PB主要用來傳送

4、取自程序存儲(chǔ)器的指令代碼和立即操作 數(shù). PB總線既可以將程序空間的操作數(shù)據(jù)(如系數(shù)表)送至 數(shù)據(jù)空間的目標(biāo)地址中，以實(shí)現(xiàn)數(shù)據(jù)移動(dòng)，也可以將 程序空間的操作數(shù)據(jù)傳送乘法器和加法器中，以便執(zhí) 行乘法-累加操作. 1組程序總線PB總線結(jié)構(gòu)J3組數(shù)據(jù)總線CB、DB. EB.4組地址總線PAB. CAB、DAB、BABgSX VtCMHHOODSP放水用電抵鳥倍念工丑曇憶才 C54x碘件結(jié)枸內(nèi)部總線DSP技術(shù)及應(yīng)用，C54xl件結(jié)構(gòu)莎內(nèi)部總線、(2)數(shù)據(jù)總線CB . DB和EB3條數(shù)據(jù)總線分別與不同功能的內(nèi)部單元相連接。 如：CPU.程序地址產(chǎn)生邏輯PAGEN.數(shù)據(jù)地址產(chǎn) 生邏輯DAGEN、片內(nèi)外設(shè)和

5、數(shù)據(jù)存儲(chǔ)器等。CB和DB用來傳送從數(shù)據(jù)存儲(chǔ)器讀出的數(shù)據(jù)；EB用來傳送寫入存儲(chǔ)器的數(shù)據(jù)。(3)地址總線PAB、CAB、DAB和EAB用來提供執(zhí)行指令所需的地址.DSP放水用丿C54x廈件結(jié)構(gòu)穴部總線，C54x讀/寫操作占用總線情況讀/寫方式PAB地址總線EAB程序總線PBCB數(shù)據(jù)總線DBEBCABDAB程序讀V7程序?qū)慥V單數(shù)據(jù)讀77雙數(shù)據(jù)讀VVQ32位長數(shù)據(jù)讀(hw)Vtlw)V(hw)Slw)單數(shù)據(jù)寫Qd數(shù)據(jù)讀/數(shù)據(jù)寫VV7V雙數(shù)據(jù)讀/系數(shù)讀P7Vp外設(shè)讀V外設(shè)寫7VDSP技水及應(yīng)用C54x碘件結(jié)構(gòu)電抵鳥倍念工程修枕弋 W丿vwewoxrv oe rcimotxv2. 3 C54x的中央處理

6、務(wù)CPUCPU 是 DSP 器件的核心部件，它的性能直接 關(guān)系到DSP 器件的性能。 C54x 的 CPU 采用了流水線指令執(zhí)行結(jié)構(gòu) 和相應(yīng)的并行結(jié)構(gòu)設(shè)計(jì)，使其能在一個(gè)指 令周期內(nèi)，高速地完成多項(xiàng)算術(shù)運(yùn)算。J電氣鳥倍念工丑曇枕才C54x段件結(jié)構(gòu)f CPUCPU包括下列基本部件：140位算術(shù)邏輯運(yùn)算單元ALU;22個(gè)40位的累加器A和B;3支持-16-31位移位范圍的桶形移位寄存器;4能完成乘法-加法運(yùn)算的乘法累加器MAC;516位暫存寄存器T;616位轉(zhuǎn)移寄存器TRN;7比較、選擇、存儲(chǔ)單元CSSU;8指數(shù)譯碼器；9CPU狀態(tài)和控制寄存器。DSP放水蘇術(shù)邏輯運(yùn)養(yǎng)草元ALUALU的功能框圖k M

7、UX符號(hào)cnMAC輸出DSP技水用 2. 3. 1算術(shù)遭樺運(yùn)蘇草元ALU、，C54x使用40位的算術(shù)邏輯運(yùn)算單元和2個(gè)40位累 加器，可完成寬范圍的算術(shù)邏輯運(yùn)算. C54x的大多數(shù)算術(shù)邏輯運(yùn)算扌旨令都是單周期描 令，其運(yùn)算結(jié)果通常自動(dòng)送入目的累加器A或B.但在執(zhí)行存儲(chǔ)器到存儲(chǔ)器的算術(shù)邏輯運(yùn)算指令時(shí) （如ADDM. ANDM、ORM和XORM）,其運(yùn)算結(jié)果則 存入指令指定的目的存儲(chǔ)器.働命旳，才/事電氐鳥倍念工丑曇憂DSP技水用，C54x廈件結(jié)構(gòu)C54x碘件結(jié)構(gòu)CB15CB0DB15DB0ALUASXM幽OVA/OVBZA/ZBTCDS桶形移位器輸出SKKC54x碘件結(jié)構(gòu)2.4.2 JR加器A和

8、B、 * C54x芯片有兩個(gè)獨(dú)立的40位累加器A和B,可以 作為ALU或MAC的目標(biāo)寄存器，存放運(yùn)算結(jié)果，也 可以作為ALU或MAC的一個(gè)輸入.在執(zhí)行并行指令（LD| IMAC）和一些特殊指令（M IN和MAX）時(shí)，兩個(gè)累加器中的一個(gè)用于裝載數(shù) 據(jù)，而另一個(gè)用于完成運(yùn)算.J物命旳，才/事電抵鳥倍念工丑曇憂DSP放水及應(yīng)用丿 C54xl件結(jié)構(gòu)DSP放水累加器結(jié)構(gòu)39-3231-16150累加器AAGAHAL保護(hù)位高階位低階位393231“16_ 15“0累加器BBGBHBL保護(hù)位高階位低階位保護(hù)位：AG .BG 39-32,作為算術(shù)計(jì)算時(shí)的數(shù)據(jù)位余童,以防止迭代運(yùn)算中的溢出。髙階位：AH. BH

9、 31-16； 低階位：AI八BL 150。DSP放水用r 2. 3.3桶形移tt寄存器TMS320C54x 的 40 位桶形移位寄存器主 要用于累加器或數(shù)據(jù)區(qū)操作數(shù)的定標(biāo).它 能將輸入數(shù)據(jù)進(jìn)行 0 31 位的左移和 0 16 位的右移。所移動(dòng)的位數(shù)可由ST1 中的 ASM 或被指定的暫存器 T 決定.C54x碘件結(jié)構(gòu)1多路選擇器MUX用來選擇輸入數(shù)據(jù)。2符號(hào)控制SC用于對(duì)輸入數(shù)據(jù)進(jìn)行符 號(hào)位擴(kuò)展。3移位寄存器用來對(duì)輸入的數(shù)據(jù)進(jìn) 行定標(biāo)和移位.4寫選擇電路用來選擇最高有效字和 最低有效字.C54x碘件結(jié)構(gòu)DSP放水用組成框圖三三IDSP放水用C54x廈件結(jié)構(gòu)r 2. 3.4乘法-粟加草元MAC

10、MAC 單元具有強(qiáng)大的乘法-累加運(yùn)算功能, 可在一個(gè)流水線周期內(nèi)完成 1 次乘法運(yùn)算和 1 次 加法運(yùn)算。 在數(shù)字濾波（FIR 和 IIR 濾波）以及 自相關(guān)等運(yùn)算中，使用乘法-累加運(yùn)算指令可 以大大提高系統(tǒng)的運(yùn)算速度。C54x碘件結(jié)構(gòu)字2.35比校、選擇和存儲(chǔ)草元CSSU；如果A （3116） A （150）；則A （3116） -*AR1,；TRN左移1位，0-TRN （0） , 0-TC；否則A （150） -*AR1, TRN左移1位,B來自桶形移位器多路選擇器MUX比較電路COMP狀態(tài)轉(zhuǎn)移寄存器TRN狀態(tài)比較寄存器TCMSW/LSW選擇MUXCCSUDSP放術(shù)用C54x碘件結(jié)構(gòu)CMP

11、；1-TRN （0） , 1-TCDSP技水及應(yīng)用B12. 3. 6指數(shù)編碼靄EXP指數(shù)編碼器是一個(gè)用于支持指數(shù)運(yùn)算指令的專用硬件，可 以在單周期內(nèi)執(zhí)行EXP指令，求累加器中數(shù)的指數(shù)值。功能：求累加器中數(shù)據(jù)的指數(shù)值.指數(shù)值=冗余符號(hào)位-8KmAjbimevtwtfrw x vtcwKHoevDSP放水用吒54x提供三個(gè)16位寄存器來作為CPU狀態(tài)和控制 寄存器，它們分別為：狀態(tài)寄存器0 (ST0)狀態(tài)寄存器1 (ST1)工作方式狀態(tài)寄存器(PMST)指數(shù) 編碼LT寄存器器累加器A累加器BC54x9l件結(jié)構(gòu)，C54x碘件結(jié)構(gòu)f2.CPU狀態(tài)和控制寄存器ST0和ST1主要包含各種工作條件和工作方式

12、的狀 態(tài)；PMST包含存儲(chǔ)器的設(shè)置狀態(tài)和其他控制信息。DSP放水用C54x碘件結(jié)構(gòu)autiMiX YtCWHHOev由于這些寄存器都是存儲(chǔ)器映像寄存器，因 此可以很方便地對(duì)它們進(jìn)行如下數(shù)據(jù)操作:將它們快速地存放到數(shù)據(jù)存儲(chǔ)器；由數(shù)據(jù)存儲(chǔ)器對(duì)它們進(jìn)行加載;用子程序或中斷服務(wù)程序保存和恢復(fù)處理器的狀態(tài)。ARPTCcOVAOVBDPSTO：(1)狀態(tài)寄存器0 (STO)主要反映處理器的尋址要求和計(jì)算機(jī)的運(yùn)行狀態(tài).數(shù)據(jù)存儲(chǔ)器頁指針。用來與指令中提供的7位地址結(jié)合形成1個(gè)16位數(shù)據(jù)存儲(chǔ)器的地址。DSP放水SL用fC54x碘件結(jié)構(gòu)DSP放水Si用才C54x碘件結(jié)構(gòu)r:BCPU狀態(tài)和控制寄袴器H CHASM:累加器吾位方式證制位.為某些具有移位操柞釣描令設(shè)定一個(gè)從-16&5范禺內(nèi)的君住值，C54x碘件結(jié)