周邊電路設(shè)計(jì)

1、目錄第四章周邊電路區(qū)設(shè)計(jì) 21.1 GOA 設(shè)計(jì)21.1.1 GOA驅(qū)動(dòng)原理簡介 21.1.2 GOA框架結(jié)構(gòu)和驅(qū)動(dòng)時(shí)序詳解 21.1.3 GOA框架結(jié)構(gòu)和驅(qū)動(dòng)時(shí)序詳解 51.1.4 GOA設(shè)計(jì)流程 71.2 Seal area 設(shè)計(jì) 91.2.1 掃描線和數(shù)據(jù)線布線Fan out 91.2.2 PLG 走線91.2.3 ESD 設(shè)計(jì)91.2.4 Test keys101.3 PAD 設(shè)計(jì)101.3.1 Cell Test Pad 設(shè)計(jì)基準(zhǔn) 101.3.2 FPC Pa股計(jì)基準(zhǔn)101.3.3 COG Pad 設(shè)計(jì)基準(zhǔn) 111.3.4 Via and ITO設(shè)計(jì)基準(zhǔn) 11第一章 周邊電路區(qū)設(shè)計(jì)1

2、.1 GOA設(shè)計(jì)1.1.1 GOA驅(qū)動(dòng)原理簡介(1) . GOA(gate on array) technology:利用薄膜晶體管工藝將柵極驅(qū)動(dòng)電路集成 在 Array glass上的技術(shù).(2) . GOA的優(yōu)勢：a)本錢降低：省掉了 Gate IC,主要適用大尺寸；b) Module工藝產(chǎn)量&良率提升：無Gate IC bonding；c)實(shí)現(xiàn)窄邊框：Mobile高分辨率產(chǎn)品適用.(3) .關(guān)鍵技術(shù)：shift register1.1.2 GOA框架結(jié)構(gòu)和驅(qū)動(dòng)時(shí)序詳解：GOA電路的功能是在一幀時(shí)間內(nèi),順序?qū)Ω餍?gate線輸出高電平方波,將這 些gate線對(duì)應(yīng)的像素TFT逐行開啟

3、,以便data線對(duì)像素區(qū)內(nèi)所有子像素完成一次 充電刷新.圖1-1 GOA電路框架圖及時(shí)序圖一般的GOA設(shè)計(jì),在柵極線的兩端均會(huì)排布 GOA電路,以便Panel可以有 對(duì)稱的寬度,方便設(shè)計(jì)和工藝流程,也更滿足終端產(chǎn)品對(duì)FPD產(chǎn)品的要求.對(duì)小尺寸FPD產(chǎn)品,由于柵極線的負(fù)載較小,一般可采用GOA交叉驅(qū)動(dòng),即一邊GOA驅(qū)動(dòng)奇數(shù)行柵極線,另一邊GOA驅(qū)動(dòng)偶數(shù)行柵極線,左右互不干擾, 在時(shí)間上交錯(cuò),到達(dá)順序開啟柵極線的效果,稱為單邊驅(qū)動(dòng),這樣可以節(jié)省邊框 寬度和功耗.對(duì)中大尺寸FPD產(chǎn)品,由于柵極線的負(fù)載較大,為了正常開啟柵極線, GOA 多采用雙邊驅(qū)動(dòng),即對(duì)于一行柵極線,左右兩邊均會(huì)有一個(gè) GOA單元

4、對(duì)其進(jìn)行充 電,在此種情況下,左右 GOA電路設(shè)計(jì)完全對(duì)稱,稱為雙邊驅(qū)動(dòng).如圖1-1是一個(gè)GOA框架圖和時(shí)序圖僅畫出了左半部,假設(shè)本例為雙邊驅(qū) 動(dòng),下面以本GOA電路為例子,說明GOA的工作時(shí)序原理.（1） GOA電路的輸入信號(hào)：a時(shí)鐘信號(hào)：一組或多組,每組包含互補(bǔ)的 CLK和CLKB信號(hào),每組時(shí)鐘 信號(hào)對(duì)應(yīng)一組 GOA單元,本例中有2組GOA信號(hào),CLK1&CLK3互補(bǔ),對(duì)應(yīng)奇 數(shù)組GOA單元,CLK2&CLK4互補(bǔ),對(duì)應(yīng)偶數(shù)組GOA單元,如右邊時(shí)序圖所示.b恒壓信號(hào)：高電平 VGH,低電平VGL, 一般需要一個(gè) VGH, 一個(gè)VGL , 根據(jù)GOA單元內(nèi)電路結(jié)構(gòu)的不同,也可

5、能不需要或者需要多個(gè) VGH或VGL信號(hào) 由于每個(gè)GOA單元所需的恒壓信號(hào)類型和連接方式都是相同的,所以圖中未畫 出.c開啟信號(hào)：每組GOA單元的第一個(gè)GOA單元所需的輸入信號(hào)STV,根 據(jù)GOA電路結(jié)構(gòu)的不同,需要一個(gè)或多個(gè) STV信號(hào),本例中2組GOA單元,只 需要一組STV信號(hào).（2） GOA電路的輸出信號(hào)：順序?qū)Ω鳀艠O線輸出方波脈沖移位存放器功能,如圖1-x中的G1G6等.（3） GOA單元GOA unit 16等介紹：a GOA單元的開啟條件：一個(gè)GOA單元所連接的CLK信號(hào),會(huì)周期性的出現(xiàn)高電平方波,在 CLK出 現(xiàn)高電平方波時(shí),在滿足以下兩個(gè)條件時(shí),該 GOA單元會(huì)輸出高電平方波

6、,開啟 柵極線所連接的像素TFT:i.在該高電平方波前,該行GOA收到了 INPUT信號(hào)輸入的開啟信號(hào),對(duì)每 組GOA的第一個(gè)GOA單元本例中的GOA unit 1 & 2, INPUT信號(hào)為限制單元 提供的STV信號(hào),對(duì)其余GOA單元,INPUT信號(hào)由本組GOA內(nèi)上一個(gè)GOA單 元的output提供,如圖中所示的“ Inputto next.ii.在該高電平方波前,該彳TGOA未收到RESET信號(hào)輸入的關(guān)閉信號(hào),對(duì)每 組GOA的最后一個(gè)GOA單元本例中未畫出,RESET信號(hào)由本組GOA內(nèi)下一 個(gè)GOA單元的output提供,如圖中所示的“ Reset to previous,特別地,

7、對(duì)每組 GOA的最后一個(gè)GOA單元,由于已經(jīng)是最后一個(gè)GOA單元,所以需要增加額外 的電路設(shè)計(jì),來對(duì)其提供 RESET信號(hào).b每個(gè)GOA單元的輸出：i .如滿足以上2個(gè)條件,那么該GOA輸出高電平方波,開啟其連接?xùn)艠O線上 方的像素TFT.ii .其輸出還將作為RESET信號(hào)連接至本組GOA內(nèi)上一個(gè)GOA單元,用于 關(guān)閉上一個(gè)GOA單元的輸出第一個(gè) GOA單元無需輸出RESET信號(hào).iii.其輸出還將作為INPUT信號(hào)連接至本組GOA內(nèi)下一個(gè)GOA單元,用于本行 GOA對(duì)應(yīng)開啟時(shí)間結(jié)束后,開啟下一個(gè)GOA單元最后一個(gè)GOA單元無需輸出 INPUT 信號(hào).4時(shí)序說明：a結(jié)合以上對(duì)各單元和信號(hào)的解釋

8、,說明 GOA的整體工作時(shí)序：一幀開始后,限制單元對(duì) GOA電路輸入所需的STV信號(hào)和CLK信號(hào),各組 GOA的第一 GOA單元接收到STV信號(hào),在各自對(duì)應(yīng)的CLK高電平時(shí),輸出高 電平方波,如時(shí)序圖的 G1&G2 ,該輸出不僅用于其對(duì)應(yīng)柵極線的開啟,也作為 INPUT信號(hào)作用于下一個(gè)GOA單元.從各組GOA的第二個(gè)GOA單元開始,后續(xù)GOA單元接收到其前一個(gè)GOA 單元提供的INPUT信號(hào),在各自對(duì)應(yīng)的CLK高電平時(shí),輸出高電平方波,該輸 出不僅用于其對(duì)應(yīng)柵極線的開啟,也作為 INPUT信號(hào)作用于下一個(gè)GOA單元, 還作為RESET信號(hào)作用于上一個(gè)GOA單元.如此直至最后一個(gè)GOA輸

9、出結(jié)束為 止如上所述,最后一個(gè) GOA無需輸出INPUT.每個(gè)GOA單元會(huì)在本行開始輸出時(shí),關(guān)閉同組內(nèi)上一行 GOA的輸出,具下 一行GOA,也將在本行輸出結(jié)束之后開始輸出并關(guān)閉本行輸出, 如此,各組GOA 即可實(shí)現(xiàn)順序輸出,實(shí)現(xiàn)了 shift register的功能.如時(shí)序圖中G1-G3-G5順序無交 疊的輸出,G2-G4-G6順序無交疊的輸出.b使用多組GOA單元的方法：由時(shí)序圖可看出,第二組CLKCLK2&CLK4,相對(duì)于第一組 CLKCLK1&CLK3 延后半個(gè)方波寬度,由此導(dǎo)致其輸出也相對(duì)延后半個(gè)寬度,由此出現(xiàn)了各組output 之間的交疊,為了保證正常的像素充電,具

10、體方法是：i . 設(shè)置STV時(shí)間和CLK方波寬度為實(shí)際每行柵極線開啟時(shí)間的 2倍圖 中H表示每行柵極線分配的實(shí)際開啟時(shí)間.ii .每次只在柵極線開啟的后一半時(shí)間進(jìn)行像素充電,如圖中各輸出波形上灰 色方框所占據(jù)區(qū)域.c使用多組GOA單元的原因：i .降低功耗ii .提升驅(qū)動(dòng)水平不利影響是會(huì)增加邊框?qū)挾群鸵胄盘?hào)線數(shù)目,設(shè)計(jì)時(shí)需權(quán)衡.(5)單邊驅(qū)動(dòng)的GOA圖1-2 單邊驅(qū)動(dòng)的GOA電路框架圖及時(shí)序圖圖1-2為4CLK的單邊驅(qū)動(dòng)GOA的框架圖和時(shí)序圖,與雙邊前述雙邊驅(qū)動(dòng) 4CLK原理相似,讀者可自行分析.1.1.3 GOA單元電路結(jié)構(gòu)詳解：上一節(jié)詳細(xì)說明了 GOA整體電路的框架圖和工作時(shí)序,下面介紹

11、具體GOA單元內(nèi)的電路組成,說明其如何實(shí)現(xiàn)上一節(jié)所介紹的時(shí)序功能.(1) 4T1C結(jié)構(gòu)GOA介紹圖1-3 4T1C GOA電路及時(shí)序圖4T1C是最根本的a-Si GOA單元電路,由于存在噪聲嚴(yán)重等問題,現(xiàn)在已經(jīng) 不采用,下面結(jié)合圖1-3電路及時(shí)序圖說明4T1C GOA單元電路工作原理.Step：沒有Input信號(hào)輸入GOA單元,雖然CLK電壓會(huì)出現(xiàn)高電平,但 是由于PU點(diǎn)保持低電壓,TFT T1處于關(guān)閉狀態(tài),GOA無輸出.Step ：Input 信號(hào)(一般 GOA 單元的 Input 為 OutputN-1,第一行 GOA 單元的Input為STV)通過T4輸入,使PU點(diǎn)變?yōu)楦唠娖?M3開啟,

12、但此時(shí)CLK 處于低電平,所以GOA仍然無輸出.Step：CLK變?yōu)楦唠娖?由于PU點(diǎn)已經(jīng)為高電平,所以T1開啟,且Output 會(huì)輸出高電平,由于電容 C1,以及T1自身的寄生電容的存在,隨著 Output電位 的抬高,PU點(diǎn)電位會(huì)進(jìn)一步抬高,從而 T1開啟更大,進(jìn)一步提升T1充電水平, 保證像素充電.Step：CLK變?yōu)榈碗娖?RESET變?yōu)楦唠娖?PD點(diǎn)抬高,從而T2與T3 開啟,PU點(diǎn)和Output被VGL拉低為低電平,輸出關(guān)閉.Step：回到ste疝狀態(tài),一直保持無輸出,直到下一幀掃描.(2) 12T1C結(jié)構(gòu)GOA介紹12T1C GOA電路結(jié)構(gòu)為BOE申請(qǐng)專利的GOA電路結(jié)構(gòu),目前工

13、程中常用的 GOA電路均采用這種結(jié)構(gòu),或者由這種結(jié)構(gòu)演化而來,下面結(jié)合圖1-1-4-4詳細(xì)介 紹該電路的工作原理.Step：沒有Input信號(hào)輸入GOA單元,雖然CLK電壓會(huì)出現(xiàn)高電平,但 是由于PU點(diǎn)保持低電壓,TFT M1處于關(guān)閉狀態(tài),GOA無輸出.Step：Input信號(hào)(一般 GOA單元的Input為OutputN-1,第一行GOA單元 的Input為STV)通過M1輸入,使PU點(diǎn)變?yōu)楦唠娖?M3開啟,但此時(shí)CLK處于 低電平,所以GOA仍然無輸出.Step：CLK變?yōu)楦唠娖?由于PU點(diǎn)已經(jīng)為高電平,所以M3開啟,且Output 會(huì)輸出高電平,由于電容C1,以及M3自身的寄生電容的存在

14、,隨著 Output電位 的抬高,PU點(diǎn)電位會(huì)進(jìn)一步抬高,從而 M3開啟更大,進(jìn)一步提升M3充電水平, 保證像素充電.PU點(diǎn)為高電平時(shí),M6, M8開啟,所以PD點(diǎn)被保持低電平.Step：CLK變?yōu)榈碗娖?RESET變?yōu)楦唠娖?M2 , M4開啟,PU點(diǎn)和Output 被拉低,輸出關(guān)閉,PU拉低后,M6, M8關(guān)閉,PD點(diǎn)被CLKB通過M5, M9充 電為高電平.Step：回到ste疝狀態(tài),一直保持無輸出,直到下一幀掃描.且 PD點(diǎn)會(huì)在 CLKB為高電平時(shí)保持抬高,從而通過M10和M11對(duì)PU和OUTPUT放電,降低 噪聲.圖1-4 12T1C GOA電路及時(shí)序圖1.1.4 GOA設(shè)計(jì)流程：(

15、1) TFT模型參數(shù)提取根據(jù)TFT-LCD產(chǎn)線的樣品TFT I-V特性測試數(shù)據(jù)和TFT閾值電壓漂移測試數(shù) 據(jù),通過參數(shù)提取軟件提取仿真模擬所必要的TFT模型參數(shù)和閾值電壓漂移模型參數(shù),考慮工藝波動(dòng)、設(shè)備狀況等對(duì) TFT特性的影響,電路模擬時(shí)應(yīng)采用相應(yīng)產(chǎn) 線最新的模型參數(shù)(半年之內(nèi)),并在上下溫模擬時(shí)將工藝波動(dòng)反映在模型參數(shù)上.(2)設(shè)計(jì)目標(biāo)建立在工程Kick off立項(xiàng)后,根據(jù)工程主要性能指標(biāo)確定 GOA單元電路結(jié)構(gòu)和驅(qū)動(dòng) 時(shí)序、級(jí)聯(lián)方式,比方新月工程是a-si 12T1C,香格里拉和玉龍雪山是a-siTIG(Time Interval method GOA tech. ) 9T1C, 8CL

16、K.最后通過以上兩項(xiàng)確定 GOA輸出指標(biāo).(3)單個(gè)GOA單元內(nèi)元件大小初步確定根據(jù)設(shè)計(jì)目標(biāo)給出的模擬條件及給定的 gate line load, data line load,對(duì)單個(gè) GOA單元內(nèi)的TFT及電容大小進(jìn)行初步確定,使得輸出滿足 Spec值且最優(yōu),即 Vmax最大,Na, Nb最小,Tr, Tf最小.優(yōu)化順序(以a-si為例)：輸出TFT-輸入TFT-充電限制單元及放電限制 單元比例確定-充電限制單元及放電限制單元尺寸確定-復(fù)位TFT -電容確定.(4)簡化GOA驅(qū)動(dòng)模型優(yōu)化結(jié)合驅(qū)動(dòng)時(shí)序,搭建簡化 GOA驅(qū)動(dòng)單元(比方以18行GOA驅(qū)動(dòng)模型來模擬 900行GOA驅(qū)動(dòng)電路),在低溫

17、,常溫,高溫狀態(tài)下對(duì) TFT和電容大小進(jìn)行進(jìn)一 步優(yōu)化,防止高溫下遷移率升高出現(xiàn)誤輸出,低溫下遷移率降低出現(xiàn)不能正常輸 出的情況.(5)優(yōu)化校正以(4)中得到的優(yōu)化結(jié)果畫出 GOA電路的初步layout幅員,通過幅員計(jì)算出實(shí) 際各TFT的CGDO, CGSO,并從實(shí)際panel layout幅員中計(jì)算出的data line load 和gate line 10ad等數(shù)據(jù),將以上數(shù)據(jù)反應(yīng)到簡化GOA模型中重復(fù)所進(jìn)行的步驟, 對(duì)優(yōu)化進(jìn)行校正.(6)完整的GOA驅(qū)動(dòng)模型目標(biāo)參數(shù)檢查以優(yōu)化校正以后的簡易模型為根底,搭建完整的GOA驅(qū)動(dòng)模型(即實(shí)際panel 需要多少條gate output就模擬多少條

18、輸出),并對(duì)所有目標(biāo)參數(shù)進(jìn)行檢查：Tr, tf, Vmax, Noise, charging ratio, temp. (LT, RT, HT), power, etc.(7) GOA lifetime 檢查根據(jù)(1)(8) GOA Layout結(jié)合產(chǎn)線process#數(shù)和design rule進(jìn)行GOA layout.對(duì)使用UV光進(jìn)行sealant 固化工藝的產(chǎn)線,在GOA設(shè)計(jì)時(shí)應(yīng)結(jié)合UV透光率需求進(jìn)行設(shè)計(jì),對(duì)使用熱固化 sealant工藝的生產(chǎn)線,不需要考慮UV透光率,在layout時(shí)候盡量最大化空間利 用率以保證最小border寬度即可.(9)圖紙檢查a) MASK幅員全部完成后進(jìn)行 M

19、ask Check會(huì)議,GOA layout是其中check 的一局部.b)工程PL負(fù)責(zé)召開Design Check Meeting,參加人包括設(shè)計(jì)工程師、工藝工 程師及相應(yīng)的主管領(lǐng)導(dǎo).c) Mask Check小組在CAD室或是其它可以看到 Mask設(shè)計(jì)幅員的地方進(jìn)行 Mask Checkod) GOA設(shè)計(jì)擔(dān)當(dāng)根據(jù)Mask Check的內(nèi)容修改Mask幅員,修改完畢后須再 次確認(rèn).e)如無修改內(nèi)容,那么提交審批,設(shè)計(jì)完成.1.2 Seal area 設(shè)計(jì)1.2.1 掃描線和數(shù)據(jù)線布線(Fan out)掃描線和數(shù)據(jù)線布線在像素區(qū),是以亞像素大小為間距而平行地排列,但是, 在面板的周圍,需要挪出

20、一些空間供其他使用,因此,布線在像素陣列之外會(huì)向 內(nèi)聚縮.掃描線和數(shù)據(jù)線布線要與相應(yīng)的驅(qū)動(dòng)IC相連接,bonding pad的節(jié)距要比 亞像素的節(jié)距更小.在滿足Design rule的前提下,設(shè)計(jì)適宜的Fan out走線線寬和間距,盡量減小 Fan out走線電阻.為了縮短最短Fan out線與最長Fan out線間的電阻差值,使整個(gè)面板上電阻 分布更均勻,設(shè)計(jì)之字形走線.1.2.2 PLG 走線除了 Fan out布線以外,周邊其他的引線統(tǒng)稱為 PLG走線.在面板周邊環(huán)繞像素陣列,盡可能均勻地分布很寬的共電極電源布線,以降 低電阻.在掃描線與數(shù)據(jù)線聚縮布線的外側(cè),加上幾條共電極電源布線與連接

21、端子.1.2.3 ESD 設(shè)計(jì)TFT LCD制程過程中,必然產(chǎn)生靜電,當(dāng)靜電累積到一定程度,會(huì)產(chǎn)生很大 的電壓差,使得累積的電荷具有足夠的能量離開原來的位置與極性相反的電荷中 和,電荷移動(dòng)現(xiàn)象在很短的時(shí)間內(nèi)完成,過程中產(chǎn)生很大的電流,讓累積的電荷 流失,使得電壓差很快地降低.這樣的放電過程破壞力很大,為了防止這種破壞, 故需要ESD設(shè)計(jì).ESD電路結(jié)構(gòu)一般采用：TFT的柵極與源極相接,即形成一個(gè)二段的TFT diode 元件,再把TFT diode元件并聯(lián),構(gòu)成短路環(huán).ESD電路中的TFT等效電阻,需要保證在正常信號(hào)時(shí),要保證 TFT不工作, 正常信號(hào)不會(huì)損失；在有靜電電壓時(shí),TFT工作,盡快把靜電電壓傳輸?shù)蕉搪翻h(huán) 上,防止靜電破壞.故ESD中TFT等效電阻設(shè)計(jì)尤為重要,即TFT的W/L設(shè)計(jì) 尤為重要.根據(jù)Panel尺寸,分辨率,初步確定ESD TFT W/L ,使用Spice模擬軟件,建 立ESD電路模型,模擬ESD電路的放電情況與保持情況,分析模擬結(jié)果,確認(rèn)設(shè) 計(jì)是否可以達(dá)成目標(biāo),如果到不到目標(biāo),判斷影響因子,修改設(shè)計(jì).1.2.4 Test keys(1) CD測試鍵這個(gè)測試鍵的目的,是監(jiān)測所設(shè)計(jì)的 pattern,在各層制程的曝光與刻蝕之后, 與原來的設(shè)計(jì)值有多少誤差,特