第9章數(shù)字接口實(shí)例及分析ppt課件_第1頁
第9章數(shù)字接口實(shí)例及分析ppt課件_第2頁
第9章數(shù)字接口實(shí)例及分析ppt課件_第3頁
第9章數(shù)字接口實(shí)例及分析ppt課件_第4頁
第9章數(shù)字接口實(shí)例及分析ppt課件_第5頁
已閱讀5頁,還剩27頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、第第9 9章章 數(shù)字接口實(shí)例及分析數(shù)字接口實(shí)例及分析EDAEDA技術(shù)與技術(shù)與VHDLVHDL設(shè)計(jì)設(shè)計(jì)數(shù)字接口實(shí)例數(shù)字接口實(shí)例1STBUS1STBUS總線總線n ST-BUS總線是一種時(shí)分復(fù)用總線,它用嚴(yán)厲的時(shí)鐘關(guān)系進(jìn)展幀的定位同步和比特的定位同步,這種總線在數(shù)字電路交換系統(tǒng)中得到了廣泛的運(yùn)用。各種語音、數(shù)據(jù)信息按照時(shí)分復(fù)用的方式在總線中傳輸、交換。 數(shù)字接口實(shí)例數(shù)字接口實(shí)例1STBUS1STBUS總線總線幀時(shí)鐘信號(hào)、比特時(shí)鐘和數(shù)據(jù)時(shí)序關(guān)系幀時(shí)鐘信號(hào)、比特時(shí)鐘和數(shù)據(jù)時(shí)序關(guān)系用戶A用戶B FPGATP3067TP3067 控制模塊時(shí)隙交換實(shí)現(xiàn)框圖時(shí)隙交換實(shí)現(xiàn)框圖TP3067TP3067時(shí)序圖時(shí)序圖

2、數(shù)字接口實(shí)例數(shù)字接口實(shí)例22復(fù)接分接接口設(shè)計(jì)復(fù)接分接接口設(shè)計(jì)n 數(shù)字復(fù)接的定義為將兩個(gè)或多個(gè)低速數(shù)字流合并成一個(gè)高速數(shù)據(jù)流的過程、方法。它是提高線路利用率的一種有效方法。例如,我們把4路2Mbps的數(shù)據(jù)流合并成一條8Mbps的高速數(shù)據(jù)流,就是數(shù)字復(fù)接。而把高速數(shù)據(jù)流分解為多路低速數(shù)據(jù)流,就是數(shù)字分接。 TS012345678910111213141516171819202122232425262728293031F0F1F2F3F4F5F6F7F8F9F10F11F12F13F14F1500110110000111A2abcdabcdabcdabcd復(fù)幀同步信號(hào)備用比特CH1CH16CH2CH

3、17abcdabcdCH15CH30F1F2F15幀同步信號(hào)1A111111保留給國內(nèi)通信用幀同步時(shí)隙話路時(shí)隙話路時(shí)隙信令時(shí)隙CH30(CH16 CH29)(CH1 CH15)32路時(shí)隙,256 bit,125 s16幀,2.0 ms復(fù)幀結(jié)構(gòu)幀結(jié)構(gòu)偶幀TS0奇幀TS0488 ns3.91 s復(fù)幀構(gòu)造復(fù)幀構(gòu)造RAM1_ARAM2_ARAM選擇復(fù)接 地址產(chǎn)生單元Sti1Sti2StoRAM2_BRAM1_B2M/4M2M/4M變換數(shù)字復(fù)接變換數(shù)字復(fù)接RAM1_ARAM2_ARAM選擇選擇器 地址產(chǎn)生單元StiSto1選擇器Sto2RAM2_BRAM1_B4M/2M4M/2M變換數(shù)字分接變換數(shù)字分接

4、 狀態(tài)相應(yīng)動(dòng)作狀態(tài)0Sti1寫入RAM1ASti2寫入RAM2ASto從RAM1B中讀取數(shù)據(jù)狀態(tài)1Sti1寫入RAM1ASti2寫入RAM2ASto從RAM2B中讀取數(shù)據(jù)狀態(tài)2Sti1寫入RAM1BSti2寫入RAM2BSto從RAM1A中讀取數(shù)據(jù)狀態(tài)3Sti1寫入RAM1BSti2寫入RAM2BSto從RAM1B中讀取數(shù)據(jù)數(shù)字復(fù)接形狀數(shù)字復(fù)接形狀 狀態(tài)相應(yīng)動(dòng)作狀態(tài)0Sti寫入RAM1ASto1從RAM1B中讀取數(shù)據(jù)Sto2從RAM2B中讀取數(shù)據(jù)狀態(tài)1Sti寫入RAM2ASto1從RAM1B中讀取數(shù)據(jù)Sto2從RAM2B中讀取數(shù)據(jù)狀態(tài)2Sti寫入RAM1BSto1從RAM1A中讀取數(shù)據(jù)Sto2

5、從RAM2A中讀取數(shù)據(jù)狀態(tài)3Sti寫入RAM2BSto1從RAM1A中讀取數(shù)據(jù)Sto2從RAM2A中讀取數(shù)據(jù)數(shù)字分接形狀數(shù)字分接形狀數(shù)字接口實(shí)例數(shù)字接口實(shí)例3I2C3I2C接口設(shè)計(jì)接口設(shè)計(jì)n I2C(InterIntegrated Circuit)總線是一種由PHILIPS公司開發(fā)的兩線式串行總線,用于銜接微控制器及其外圍設(shè)備。I2C總線產(chǎn)生于在80年代,最初為音頻和視頻設(shè)備開發(fā),如今主要在效力器管理中運(yùn)用。起始和終了條件起始和終了條件I2CI2C總線傳輸及呼應(yīng)總線傳輸及呼應(yīng)X9241X9241操作時(shí)序操作時(shí)序X9241X9241操作指令操作指令 指令 指令格式I3 I2 I1 I0 P1 P

6、0 R1 R0讀WC 1 0 0 1 1/0 1/0 - -寫WC 1 0 1 0 1/0 1/0 - -讀DR 1 0 1 1 1/0 1/0 1/0 1/0寫DR 1 1 0 0 1/0 1/0 1/0 1/0DR-WC 1 1 0 1 1/0 1/0 1/0 1/0WC-DR 1 1 1 0 1/0 1/0 1/0 1/0All DR-WC 0 0 0 1 - - 1/0 1/0AllWC-DR 1 0 0 0 - - 1/0 1/0遞增/減 0 0 1 0 1/0 1/0 - -數(shù)字接口實(shí)例數(shù)字接口實(shí)例4UART4UART接口設(shè)計(jì)接口設(shè)計(jì)v通用異步收發(fā)器通用異步收發(fā)器vUARTUART

7、:Universal Asynchronous Universal Asynchronous Receiver and TransmitterReceiver and Transmitterv典型的芯片有:典型的芯片有:Intel 8250/8251,16550Intel 8250/8251,16550v“串行通訊是指外設(shè)和計(jì)算機(jī)間運(yùn)用一串行通訊是指外設(shè)和計(jì)算機(jī)間運(yùn)用一根根v數(shù)據(jù)信號(hào)線數(shù)據(jù)信號(hào)線( (另外需求地線另外需求地線),),數(shù)據(jù)在一根數(shù)數(shù)據(jù)在一根數(shù)據(jù)信據(jù)信v號(hào)線上一位一位地進(jìn)展傳輸,每一位數(shù)據(jù)號(hào)線上一位一位地進(jìn)展傳輸,每一位數(shù)據(jù)都占都占v據(jù)一個(gè)固定的時(shí)間長度據(jù)一個(gè)固定的時(shí)間長度串行通訊

8、串行通訊物理的傳輸物理的傳輸比特同步接納方能正確接納比特比特同步接納方能正確接納比特和處置器如何溝通速率匹配、總線轉(zhuǎn)換和處置器如何溝通速率匹配、總線轉(zhuǎn)換幀同步接納方能正確接納幀、報(bào)文幀同步接納方能正確接納幀、報(bào)文需求思索的問題需求思索的問題幀同步和比特同步幀同步和比特同步Idel Idel :空閑形狀空閑形狀Start_rxStart_rx:搜索到開場(chǎng)位形狀搜索到開場(chǎng)位形狀Edge_rxEdge_rx:采樣邊沿形狀采樣邊沿形狀Shift_rxShift_rx:移位形狀移位形狀Stop_rxStop_rx:等待停頓位形狀等待停頓位形狀RxovfRxovf:錯(cuò)誤形狀錯(cuò)誤形狀接納機(jī)形狀設(shè)計(jì)接納機(jī)形狀

9、設(shè)計(jì)處置器接口設(shè)計(jì)讀操作處置器接口設(shè)計(jì)讀操作處置器接口設(shè)計(jì)寫操作處置器接口設(shè)計(jì)寫操作地址譯碼地址譯碼vhdlvhdl關(guān)鍵代碼關(guān)鍵代碼FPGA_Cs if(Data_Cpu = 10100101) then Channel_ControlOne = 1; -Led_ControlOne = 0; else Channel_ControlOne = 0; -Led_ControlOne 。 when others = end case; end if;end if;end process;寫操作關(guān)鍵代碼寫操作關(guān)鍵代碼 process(CS_FPGA,RW_mpu,Data_Cpu,EData) b

10、egin if(CS_FPGA = 0) then if(RW_mpu = 1) then case Address_Low(3 downto 0) is when 0000 = Data_Cpu Data_Cpu Data_Cpu = ZZZZZZZZ; end case; else Data_Cpu = ZZZZZZZZ; end if; end if; end process;讀操作關(guān)鍵代碼讀操作關(guān)鍵代碼 0 0:Register1Register1:TData TData 發(fā)送數(shù)據(jù)存放器發(fā)送數(shù)據(jù)存放器 1 1:Register2Register2: Rdata Rdata 接納數(shù)據(jù)存放

11、器接納數(shù)據(jù)存放器 2 2:Register3Register3: Configure1 Configure1 控制存放器控制存放器1 1 3 3:Register4Register4:Configure2 Configure2 控制存放器控制存放器2 2 4 4:Register5Register5:InterFlag InterFlag 形狀存放器形狀存放器 存放器定義存放器定義 比特位 定義定義 描畫 D3-D0 波特率選擇0000 12000001 24000010 48000011 96000100 192000101 38400 D4 中斷屏蔽中斷屏蔽0: 封鎖1:翻開 D5 復(fù)位0

12、:復(fù)位1:任務(wù) D7-D6 備用備用控制存放器控制存放器1 1 比特位 定義 描畫 D1-D0 數(shù)據(jù)長度選擇0 0 5比特0 1 6比特1 0 7比特1 1 8比特 D2 停頓位選擇停頓位選擇 D3 奇偶使能奇偶使能0:不用奇偶 1:運(yùn)用奇偶 D4 D4 奇偶選擇奇偶選擇0:奇校驗(yàn) 1:偶校驗(yàn) D6-D5 接納接納FIFOFIFO觸發(fā)門限觸發(fā)門限0 0 1字節(jié)0 1 4字節(jié)1 0 8字節(jié)1 1 14字節(jié)0: 1位停頓位1: 2位停頓位控制存放器控制存放器2 2 D3-D0 D3-D0 闡明闡明 0 0 0 0沒有中斷源 0 0 0 1Over run錯(cuò)誤接納數(shù)據(jù)被沖掉 中斷等級(jí)1 0 0 1 0接納奇偶校驗(yàn)錯(cuò)誤 中斷等級(jí)2 0 0 1 1 0 0 1 1接納數(shù)據(jù)幀錯(cuò)誤格式 中斷等級(jí)3 0 1 0 0 0 1 0 0

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論