基于FPGA的級(jí)聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計(jì)

1、基于fpga的級(jí)聯(lián)結(jié)構(gòu)fft處理器的優(yōu)化設(shè)計(jì)數(shù)字信號(hào)處理主要討論采納數(shù)字序列或符號(hào)序列表示信號(hào)，并用數(shù)字計(jì)算辦法對(duì)這些序列舉行處理，以便把信號(hào)變換成符合某種需要的形式。在現(xiàn)代數(shù)字信號(hào)處理中，最常用的變換辦法就是離散傅里葉變換(dft)，然而，它的計(jì)算量較大。運(yùn)算時(shí)光長(zhǎng)，在某種程度上限制了它的用法范圍。迅速傅里葉變換(fft)的提出訪dft的實(shí)現(xiàn)變得臨近實(shí)時(shí)，dft的應(yīng)用領(lǐng)域也得以快速拓展。它在圖像處理、語(yǔ)音分析、雷達(dá)、聲納、地震、通信系統(tǒng)、遙感遙測(cè)、地質(zhì)勘探、航空航天、生物醫(yī)學(xué)等眾多領(lǐng)域都獲得極其廣泛的應(yīng)用。隨著技術(shù)的高速進(jìn)展以及技術(shù)的成熟，采納fpga芯片實(shí)現(xiàn)fft已經(jīng)顯示出巨大的潛力。目前

2、用fpga實(shí)現(xiàn)的fft處理器結(jié)構(gòu)大致分為四種：遞歸結(jié)構(gòu)、級(jí)聯(lián)結(jié)構(gòu)、并行結(jié)構(gòu)和陣列結(jié)構(gòu)。遞歸結(jié)構(gòu)只利用一個(gè)碟形運(yùn)算單元對(duì)數(shù)據(jù)舉行邏輯的循環(huán)計(jì)算，用法硬件資源較少，但運(yùn)算時(shí)光較長(zhǎng)。級(jí)聯(lián)結(jié)構(gòu)每一級(jí)均采納一個(gè)自立的碟形運(yùn)算單元來(lái)處理，相對(duì)遞歸結(jié)構(gòu)速度上有所提高，不足之處是增強(qiáng)了延時(shí)用的緩沖存儲(chǔ)器用法量。并行結(jié)構(gòu)對(duì)一級(jí)中的蝶形單元并行實(shí)現(xiàn)，陣列結(jié)構(gòu)是將每一級(jí)的蝶形運(yùn)算單元所有并行實(shí)現(xiàn)，這兩種結(jié)構(gòu)有很高的運(yùn)算速度，但消耗的資源過(guò)大，普通不采納。為了提高運(yùn)算速度，特殊是為了適應(yīng)多批數(shù)據(jù)處理，普通采納級(jí)聯(lián)結(jié)構(gòu)實(shí)現(xiàn)fft處理器。1 fft整體結(jié)構(gòu)設(shè)計(jì)在fft算法中，目前大多用法基-2和基-4算法實(shí)現(xiàn)級(jí)聯(lián)結(jié)構(gòu)的f

3、ft處理器，除此之外，也可采納基-8和基-16算法來(lái)實(shí)現(xiàn)。隨著基數(shù)的增大，對(duì)于相同點(diǎn)數(shù)的離散數(shù)列，處理器所分的級(jí)數(shù)越少，對(duì)緩沖存儲(chǔ)器的需求也越小，因此考慮采納基-16算法來(lái)實(shí)現(xiàn)fft處理器，但基-16算法只能實(shí)現(xiàn)離散數(shù)列點(diǎn)數(shù)是16的p次冪的fft。從而，引入混合基思想來(lái)改進(jìn)基-16算法。設(shè)x(n)為n點(diǎn)有限長(zhǎng)序列，其dft為：式中：n1=0，1，2，r1-1；n2=0，1，2，r2-1。將頻率變量k(kk=k1r1+k0式中：k1=0，1，r2-1；k0=0，1，r1-1。式(1)可變換為：設(shè)r1=16p，r2=n16p=2，4，8，式(2)先將原非16的p次冪的n點(diǎn)fft分解為16p點(diǎn)的ff

4、t；再分解為n16p點(diǎn)的fft。首先對(duì)輸入信號(hào)舉行16p點(diǎn)的fft運(yùn)算，然后將結(jié)果乘以一個(gè)旋轉(zhuǎn)因子最后將計(jì)算出的數(shù)據(jù)舉行一次n16p點(diǎn)fft運(yùn)算，得到的結(jié)果即為所需要的n點(diǎn)fft運(yùn)算結(jié)果。這樣處理，既能削減分解的級(jí)數(shù)，又能使計(jì)算離散數(shù)列點(diǎn)數(shù)只需是2的整數(shù)次冪即可。以1 024點(diǎn)為例，只需分解成兩級(jí)基-16運(yùn)算模塊和一級(jí)基-4運(yùn)算模塊即可實(shí)現(xiàn)，其fft處理器結(jié)構(gòu)圖1所示。在此結(jié)構(gòu)圖的前端增強(qiáng)削減基-16運(yùn)算模塊或?qū)⒆詈笠患?jí)基-4運(yùn)算模塊改為基-2或基-8運(yùn)算模塊，就可以實(shí)現(xiàn)其他離散數(shù)列的點(diǎn)數(shù)只需是2的整數(shù)次冪的fft運(yùn)算。2 蝶形運(yùn)算核的實(shí)現(xiàn)21 基-16蝶形運(yùn)算核假如挺直將基-16蝶形運(yùn)算公式

5、轉(zhuǎn)換到硬件中實(shí)現(xiàn)基-16運(yùn)算核，其結(jié)構(gòu)將非常復(fù)雜的。因此，采納易實(shí)現(xiàn)的頻域抽選基-4算法來(lái)實(shí)現(xiàn)頻域抽選基-16蝶形運(yùn)算核。由基-4蝶行運(yùn)算單元實(shí)現(xiàn)的基-16蝶行運(yùn)算單元2所示。采納并行流水結(jié)構(gòu)實(shí)現(xiàn)的基-16運(yùn)算核，一個(gè)數(shù)據(jù)時(shí)鐘可處理16個(gè)數(shù)據(jù)。而每次蝶形運(yùn)算在一個(gè)數(shù)據(jù)時(shí)鐘內(nèi)只需要計(jì)算出一個(gè)結(jié)果，這將造成資源鋪張。因此，采納級(jí)聯(lián)結(jié)構(gòu)實(shí)現(xiàn)的基-16蝶形運(yùn)算核，用兩個(gè)基-4蝶形運(yùn)算核分離復(fù)用4次來(lái)實(shí)現(xiàn)每一級(jí)中的四個(gè)蝶行運(yùn)算，中間用一個(gè)串行出入輸出的寄存器舉行銜接，其結(jié)構(gòu)框圖3所示。22 基-4蝶形運(yùn)算核基-4蝶形運(yùn)算核的結(jié)構(gòu)4所示，其中加減模塊為兩級(jí)流水結(jié)構(gòu)，一次可以計(jì)算4個(gè)數(shù)據(jù)。蝶形運(yùn)算的四個(gè)串行

6、輸入數(shù)據(jù)經(jīng)串并轉(zhuǎn)換器轉(zhuǎn)換為四路并行數(shù)據(jù)，進(jìn)入加減運(yùn)算單元。計(jì)算出的4個(gè)并行結(jié)果進(jìn)入并串轉(zhuǎn)換器后，串行輸入復(fù)數(shù)乘法器和旋轉(zhuǎn)因子相乘然后輸出結(jié)果。由于圖1中最后一級(jí)的數(shù)據(jù)只需要舉行加減運(yùn)算不需要再乘以旋轉(zhuǎn)因子，所以圖1中的基-4蝶形運(yùn)算核是沒(méi)有復(fù)數(shù)乘法器的，數(shù)據(jù)從并串轉(zhuǎn)換器中挺直輸出給緩沖存儲(chǔ)器。23 復(fù)數(shù)乘法器雖然現(xiàn)在的高端產(chǎn)中已經(jīng)集成了可以完成乘法的資源，但也是有限的。因此高效復(fù)數(shù)乘法器的設(shè)計(jì)對(duì)該設(shè)計(jì)來(lái)講仍然十分的重要。復(fù)數(shù)乘法的標(biāo)準(zhǔn)式如下：r+ji=(a+jb)(c+jd)=(ac-bd)+j(ad+bc)式中：a，b分離為輸人數(shù)據(jù)的實(shí)部和虛部，c和d分離為旋轉(zhuǎn)因子的實(shí)部和虛部。根據(jù)這種標(biāo)準(zhǔn)

7、表達(dá)式，執(zhí)行一次復(fù)數(shù)乘法需要舉行4次實(shí)數(shù)乘法，2次實(shí)數(shù)加法和2次實(shí)數(shù)減法。將上述公式重新收拾為：r=(c-d)b+c(a-b)，i=(c-d)a-c(a-b)優(yōu)化后的復(fù)數(shù)乘法器需要舉行3次實(shí)數(shù)乘法，2次實(shí)數(shù)加法和3次實(shí)數(shù)減法，相比傳統(tǒng)結(jié)構(gòu)多了一個(gè)減法器，少了一個(gè)乘法器。在fpga中，加減法模塊所占用的相對(duì)裸片面積要小于相同位數(shù)的乘法器模塊。這樣的優(yōu)化還是很有價(jià)值的，在fft吞吐量不變的狀況下，可削減25的乘法器用法量，在乘法器數(shù)量一定的狀況下可高fft吞吐量。3 存儲(chǔ)器單元傳統(tǒng)的級(jí)聯(lián)結(jié)構(gòu)的fft處理器的緩沖存儲(chǔ)器都是采納乒乓結(jié)構(gòu)，基本思想就是用兩塊相同的ram交替讀出或?qū)懭霐?shù)據(jù)。即其中一塊ra

8、m在寫(xiě)入數(shù)據(jù)時(shí)，另一塊ram用于讀出數(shù)據(jù)。當(dāng)用于寫(xiě)入數(shù)據(jù)的ram寫(xiě)滿(mǎn)時(shí)交換讀寫(xiě)功能。將乒乓結(jié)構(gòu)中ram的內(nèi)部存儲(chǔ)單元地址用二進(jìn)制數(shù)a9a8a7a6a5a4a3a2a1a0表示。以寫(xiě)滿(mǎn)其中以塊ram為一個(gè)周期，用一個(gè)二進(jìn)制計(jì)數(shù)器m9m8m7m6m5m4m3m2m1m0生成的挨次寫(xiě)入，混序讀取的乒乓結(jié)構(gòu)ram的操作地址如表1所示。表1中第一，二，四塊存儲(chǔ)器的寫(xiě)操作地址和讀操作地址是可以互換的，也就是將數(shù)據(jù)混序?qū)懭?，挨次讀取。因此，按照這個(gè)邏輯采納一塊可同時(shí)讀寫(xiě)的雙端口ram來(lái)實(shí)現(xiàn)第一，二，四塊存儲(chǔ)器。其基本思想就是對(duì)同一個(gè)地址舉行讀和寫(xiě)。以用一塊雙端口ram實(shí)現(xiàn)第一塊存儲(chǔ)器的為例，在第一個(gè)周期內(nèi)雙

9、端口ram根據(jù)地址m9msm7m6m5mdm3m2m1m0舉行寫(xiě)操作，即數(shù)據(jù)是根據(jù)自然挨次儲(chǔ)存的。在其次個(gè)周期根據(jù)地址m0m1m2m3m4m5m6m7msm9同時(shí)舉行讀寫(xiě)操作，讀出的數(shù)據(jù)根據(jù)倒位序羅列，寫(xiě)入的數(shù)據(jù)根據(jù)倒位序儲(chǔ)存的。 在第三個(gè)周期根據(jù)地址m9msm7m6m5m4m3m2m1m0同時(shí)舉行讀寫(xiě)操作，讀出的數(shù)據(jù)根據(jù)倒位序羅列，寫(xiě)入的數(shù)據(jù)是根據(jù)自然挨次儲(chǔ)存的。依次類(lèi)推下去，讀出的數(shù)據(jù)都是根據(jù)倒位序羅列。同樣其次塊和第四塊存儲(chǔ)器的存儲(chǔ)地址也具有這樣類(lèi)似的循環(huán)邏輯。因此惟獨(dú)第三塊存儲(chǔ)器需要用乒乓結(jié)構(gòu)的ram實(shí)現(xiàn)，與傳統(tǒng)全部存儲(chǔ)器都用乒乓結(jié)構(gòu)ram實(shí)現(xiàn)相比，節(jié)約了38的存儲(chǔ)單元。設(shè)計(jì)中用mat

10、lab軟件挺直生成旋轉(zhuǎn)因子，并將其轉(zhuǎn)化為16位有符號(hào)定點(diǎn)數(shù)寫(xiě)入mif文件。然后用rom挺直調(diào)用mif文件，將旋轉(zhuǎn)因子預(yù)置在rom中。4 結(jié)果選用公司生產(chǎn)的cyclone 的ep2c35f484c7芯片上舉行驗(yàn)證，在quartyus72軟件中舉行編譯和仿真。通過(guò)對(duì)高基核的優(yōu)化處理，該設(shè)計(jì)對(duì)規(guī)律單元消耗量和傳統(tǒng)用基-4算法實(shí)現(xiàn)相近，僅為4 399，但因?yàn)楸疚牟杉{了高基低基組合的混合基算法，在處理1 024點(diǎn)的離散數(shù)列時(shí)，處理器所分的級(jí)數(shù)僅為3級(jí)，相對(duì)傳統(tǒng)的低基數(shù)算法，其實(shí)現(xiàn)削減了對(duì)緩沖存儲(chǔ)器塊數(shù)的需求；并通過(guò)對(duì)緩沖存儲(chǔ)器的優(yōu)化設(shè)計(jì)，又比所有用乒乓結(jié)構(gòu)ram實(shí)現(xiàn)的傳統(tǒng)辦法節(jié)約了38的存儲(chǔ)單元，因此占用的存儲(chǔ)資源僅為154 048 b。仿真波形5