嵌入式微處理器與SDRAM的接口設(shè)計(jì)與實(shí)現(xiàn)

1、嵌入式微處理器與SDRAM的接口設(shè)計(jì)與實(shí)現(xiàn)陳學(xué)立,邱兆坤,陳志勇(國(guó)防科學(xué)技術(shù)大學(xué)湖南長(zhǎng)沙410073摘 要:嵌入式微處理器與SDRAM存儲(chǔ)器的接口設(shè)計(jì)是嵌入式開(kāi)發(fā)系統(tǒng)中非常重要的一個(gè)環(huán)節(jié)。為了實(shí)現(xiàn)ARM與 SDRAM的數(shù)據(jù)控制與傳輸,設(shè)計(jì)了以基于ARM920T內(nèi)核的EP9315芯片與MT48I。C4M3282TG接口。具體介紹了接口電 路設(shè)計(jì),EP9315對(duì)SDRAM的尋址邏輯,編程初始化SDRAM的實(shí)現(xiàn),最后在硬件平臺(tái)上調(diào)試成功。關(guān)鍵詞:嵌入式系統(tǒng);ARM920T;SDRAM存儲(chǔ)器;接口設(shè)計(jì)中圖分類號(hào):TP368.1文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1004373x(20100219l04Des蟾

2、n and Implementation of SDRAM Interface for Embedded MircoprocessorCHEN Xueli,QIU Zhaokun.CHEN Zhiyong(National University of Defence Technology,Changsha.410073,ChinaAbstracl:The design of interface between embedded microprocessors and SDRAM memory is a very important process in the development of t

3、he wh01e embedded system.In order to control and transfer the data between ARM and SDR AM,using EP9315with a ARM920T core and MT48LC4M3282TG,the design of interface circuit,the addressing logic from EP9315to SDRAM,the program implementation of SDRAM initialization,and the interface works correctly a

4、nd successfully in the plat form of EP9315are introduced.Keywords:embedded system;ARM920T;SDRAM;interface design0引 言隨著社會(huì)的日益信息化,計(jì)算機(jī)和網(wǎng)絡(luò)已經(jīng)全面滲 透到日常生活的任何一個(gè)角落。對(duì)于人們來(lái)說(shuō),需要的 不僅是那種通用計(jì)算機(jī),任何一個(gè)人都可能擁有從小到 大的各種使用嵌入式技術(shù)的電器產(chǎn)品;小到MP3, PDA、信息家電等消費(fèi)數(shù)碼產(chǎn)品,大到網(wǎng)絡(luò)通信、車載 電器、工業(yè)控制、國(guó)防武器等設(shè)備,這些設(shè)備正悄悄改變 著人們生活的節(jié)奏,并把便利和高效帶給了這個(gè)時(shí)代。 ARM9是基于RIS

5、C的32位微處理器,具有高性能、低 成本、低功耗的特點(diǎn),廣泛應(yīng)用于各類嵌入式產(chǎn)品中。 在一個(gè)嵌入式系統(tǒng)中,為了滿足不同的功能工作要求, 會(huì)用到各種不同類型的存儲(chǔ)器,如主要用于裝載代碼的 具有掉電非易失性NOR FLAsH,裝載數(shù)據(jù)的NAND FLASH,一般用作程序執(zhí)行的SDRAM等等。SDRAM是同步動(dòng)態(tài)存儲(chǔ)器的縮寫(xiě),它具有動(dòng)態(tài)刷 新,讀/寫(xiě)速度快的特點(diǎn)。在嵌入式系統(tǒng)中,微處理器上 電啟動(dòng)后都會(huì)將非易失性的存儲(chǔ)器件中的代碼加載到 SDRAM中進(jìn)行運(yùn)行,而系統(tǒng)及用戶數(shù)據(jù)、堆棧均位于 SDRAM中。嵌入式微處理器ARM9芯片與SDRAM收稿日期:200910一24 的接口電路設(shè)計(jì)是整個(gè)嵌入式系統(tǒng)

6、設(shè)計(jì)中關(guān)鍵的一環(huán), 其穩(wěn)定性是對(duì)系統(tǒng)正常工作的保障,也是發(fā)揮嵌入式系 統(tǒng)高性能的前提。1硬件資源及接口設(shè)計(jì)1.1EP9315的內(nèi)部結(jié)構(gòu)及資源EP9315是Cirrus Logic公司生產(chǎn)的一款基于 ARM920T核的片上系統(tǒng),是EP93XX的旗艦產(chǎn)品, 200MHz的微處理器核,豐富的外圍電路使其成為消 費(fèi)和工業(yè)電子產(chǎn)品的理想選擇。它的內(nèi)核擁有:16KB 指令的CACHE、16KB數(shù)據(jù)的CACHE、內(nèi)嵌MMU 支持I。inux,wince等嵌入式操作系統(tǒng),支持100MHz 的系統(tǒng)總線頻率。它的外圍資源主要包括:多達(dá)四組的 32b SDRAM接口,32/16/8位的SRAM/FLASH/ ROM

7、接口,串行E2PRoM,1/lO/100Mb/s以太網(wǎng)控 制器,三路UART,三路USB 2.O全速(12Mb/s主 口,紅外接口,二路EIDE接口,最多六通道的12S接 口,88鍵盤(pán)掃描接口,SPI接口,二通道16b PwM 輸出,PCMCIA接口,帶ADC的觸摸屏接口,帶圖像加 速器的LCD與光柵(Raster接口。EP9315的內(nèi)部結(jié)構(gòu)如圖1所示。191陳學(xué)立等:嵌入式微處理器與SDRAM的接口設(shè)計(jì)與實(shí)現(xiàn)圖1EP9315內(nèi)部結(jié)構(gòu)1.2EP9315的存儲(chǔ)器映射EP9315的啟動(dòng)有異步模式和同步模式,對(duì)于不同 的啟動(dòng)模式,存儲(chǔ)器的映射地址也不相同。圖2介紹了 兩種啟動(dòng)模式下不同的地址映射。圖

8、2EP93lj的地址映射EP9315一個(gè)BANK劃分的大小為256MB,不同的片選管腳對(duì)應(yīng)不同的BANK選擇,其中nCSo nCS3,nCS6,nCS7可以選擇6個(gè)異步存儲(chǔ)器的 BANK,可以是NOR FLASH,也可以是NAND FLASH,nSDCEOnSDCE3可以選擇四組SDRAM, 每組存儲(chǔ)器的最大為256MB。在此選取nSDCE0作 為MT48LC4M3282TG的片選,并選取同步啟動(dòng)模式, 它的地址映射起始地址為0xC0000000,而 MT48I。C4M3282TG中各個(gè)BANK對(duì)應(yīng)的EP9315地 址空間的分布還和EP9315的SDRAM控制器的配置 及MT48LC4M328

9、2TG的大小有關(guān)系。1.3SDRAM存儲(chǔ)器MT48LC4M3282TGMT48LC4M3282TG是Micron公司開(kāi)發(fā)的一款 32b SDRAM芯片。SDRAM的內(nèi)部結(jié)構(gòu)如圖3所示。 它內(nèi)部包括2根BANK選擇線,12根行選擇線和8根 列地址線,可以實(shí)現(xiàn)對(duì)44K256B的存儲(chǔ)單元的尋 址,因?yàn)樗淖钚〈鎯?chǔ)單元為32b大小,所以 MT48LC4M3282TG的大小為128Mb。它的列地址 線是復(fù)用行地址線的,所以MT48LC4M3282TG用到 的地址線為12根行線和2根BANK選擇線。另外它 的6根控制線CKE,CLK,CE,WE,RAS,CAS和 DQMo3分別對(duì)應(yīng)的10根控制線,作用分別

10、為時(shí)鐘 使能、時(shí)鐘、片選、寫(xiě)選通、行選通、列選通和控制4個(gè)字 節(jié)的數(shù)據(jù)掩碼。圖3MT48I。C4M3282TG內(nèi)部結(jié)構(gòu)從圖3可以看出SDRAM內(nèi)部包含一個(gè)模式寄存 器,在SDRAM的初始化步驟里要對(duì)模式寄存器進(jìn)行 寫(xiě)入,設(shè)定SDRAM的各個(gè)工作參數(shù),包括SDRAM的 操作模式、CAS潛伏期、突發(fā)傳輸模式和突發(fā)長(zhǎng)度3j。 模式寄存器的寫(xiě)入是SDRAM初始化關(guān)鍵的一步,其 寫(xiě)入的操作數(shù)是對(duì)SDRAM各參數(shù)的設(shè)定,這些參數(shù)192 又決定了SDRAM工作性能的發(fā)揮,各參數(shù)的具體意 義本文中不做討論。1.4接口設(shè)計(jì)硬件電路接口設(shè)計(jì)的穩(wěn)定性是實(shí)現(xiàn)設(shè)計(jì)目的的前 提,這里提出的EP9315與MT48LC4M3

11、282TG的接 口設(shè)計(jì)方案如圖4所示,并已在自己制作的EP9315開(kāi)現(xiàn)岱蟲(chóng)圣撞苤圣Q!Q笙筮2期總董墨!蘭期.險(xiǎn)電塑撞壅.量發(fā)板中調(diào)試成功。EP9315MT48LC4M3282TGDQoDQ3lDQMODQM3WE一WERAS RAS CAS CAS CKE CKE CLK CLK SDCS0CS圖4接口設(shè)計(jì)原理圖2EP9315對(duì)SDRAM的尋址邏輯MT48LC4M3282TG大小為128Mb,為行列復(fù)用選址,可以實(shí)現(xiàn)32MB尋址。而如圖4所示,EP9315用A15和A14作為SDRAM的BANK選擇線,AoA11作為SDRAM的行地址線,同時(shí)AOA7又復(fù)用 為SDRAM的列地址線。如果EP9

12、315對(duì)SDRAM采 取簡(jiǎn)單的線性地址譯碼,則加上2根BANK選擇線, EP9315最多可實(shí)現(xiàn)211=16KB的尋址,要達(dá)到32MB 的尋址,EP9315內(nèi)部必須有更復(fù)雜的譯碼規(guī)則,圖5為 幾種不同EP9315工作模式下對(duì)SDRAM的地址譯碼 邏輯。其中ADoADl5指代SDRAM外部的真實(shí)地 址管腳,AOA27為EP9315地址操作數(shù)的數(shù)值,比如 對(duì)于代碼“l(fā)drro,=oxc0008000Strr1,ro”,這里要將r1寄存器里的值寫(xiě)到oxc0008000這個(gè)地址空間里 去,首先就必須先找到oxc0008000這個(gè)地址操作數(shù)所 對(duì)應(yīng)的SDRAM的真實(shí)存儲(chǔ)位置。其中最高位字節(jié) “c”確定了E

13、P9315要尋址的外部存儲(chǔ)塊為片選 “SDCS0”所確定的塊,也正是設(shè)計(jì)中所選擇的 MT48LC4M3282TG的位置。假定EP9315選擇“SDRAM 32b”這樣一個(gè)模式,則對(duì)外部SDRAM尋址時(shí),在外部地址管腳上,會(huì)先產(chǎn)生BANK選擇地址ADl5ADl4為“Oo”,它等于譯碼后A27A26的值; 行地址ADllADo為“o。oo00100000”,它等于譯碼后 A21A10的值;然后產(chǎn)生列地址AD7ADo為 “oO000000”,它等于譯碼后A9A2的值,A2對(duì)應(yīng) ADo的值是因?yàn)?2位位寬下要實(shí)現(xiàn)字對(duì)齊需要從A2位開(kāi)始,16位的則從A1位開(kāi)始。從整體地址映射空間來(lái)看,MT48LC4M3

14、282TG 內(nèi)部有4個(gè)BANK,一個(gè)BANK大小為8MB,選擇 “SDRAM32b”模式,則EP9315的外部映射空間0xc0000000Oxc03fffff對(duì)應(yīng)BANKO,Oxc4000000Oxc43fffff對(duì)應(yīng)BANKl,0xc8000000Oxc83fffff對(duì)應(yīng) BANK2,0xcc000000oxcc3fffff對(duì)應(yīng)BANK3。另外,因?yàn)锳25A22處的譯碼不會(huì)對(duì)SDRAM的尋址產(chǎn)生 影響,所以EP9315的外部映射有2416個(gè)譯碼地址 對(duì)應(yīng)同一個(gè)SDRAM的實(shí)際存儲(chǔ)位置。EP9315工作在“SDRAM32b”模式下并不能實(shí)現(xiàn)對(duì)MT48LC4M3282TG的連續(xù)尋址,而選擇“SR

15、OM100klike 32b”模式(對(duì)于模式的選取通過(guò)EP9315的SDRAM的控制寄存器配置來(lái)設(shè)定。如圖5所示,則 Oxc0000000Oxc03fffff對(duì)應(yīng)BANKO,Oxc0400000Oxc07fffff對(duì)應(yīng)BANKl,Oxc0800000OxcObfffff對(duì)應(yīng) BANK2,BANK3的地址映射為oxcoc00000oxco餓fff,實(shí)現(xiàn)地址連續(xù)映射,但也同時(shí)有16個(gè)譯碼地 址對(duì)應(yīng)同一個(gè)SDRAM實(shí)際存儲(chǔ)位置。管l笞l0l篙I訾I?I節(jié)l警I警J譬l警l訾Il訾27I A 221。-l|t。I ntsl At,I舢slt,I一,一|,l一,。ltt卜;。Jn。A27I拍l目ImlI

16、mlI6l”l“l(fā)I二l15要翟I R囂紫I“rllll“tl一。|,。I:,一hs卜h,h:|”卜。d“l(fā)一l 427lAllllPl5ldI9l”I7M M Ml”I”薹篙囂I 8:lmrl a*l”1”,l-:2|:,l”l一,el,elt,I-,e卜tslt-卜,It。I2,la1臚t l“。s|一,。Il”l”l蚺l5l塒I a,I鲇”7l并一I一|m|,。I-,sIa,|,sl ats|,|,s1A,:|A”|;。1“ I-I-lA?5“l(fā)蟠l硒l7l郴l5l州l”J:。:掣l噫|一|:tlI n*|一|t。|te卜r|,s卜s卜|t。卜:卜”|”I”繁謹(jǐn)l。一-l-”1t:,l1

17、.I,Itnsfl“l(fā)-t le l”1“l(fā),I。l,i:l 8囂Fl-”II”一Il”,lm卜,一h,|,ss卜叫一|,z|”。2JI:2lI-I-目ks|一l目I”|trmasI“l(fā)一,l”圖5EP9315對(duì)SDRAM的譯碼邏輯3SDRAM初始化的編程實(shí)現(xiàn)EP9315對(duì)SDRAM的初始化的基本流程如圖6所示。尊掛ncl蜘霜_柏黧囂80”“” 2%8*m“r黧;:怒:搿:.囂囂篙篇。mwb”。rSHm曬酗.H髓#塒C陋H“ha埔3b舢0洲HKu￥NOPom曲a糊H黼at舯Wt 2_SbRUm娃棚、m5C塒tI.lS哺Intt#州CKEd博1bI油F機(jī)口_c螄m-州知口f懶吲,確_忡ed髓 w

18、f10mo協(xié)一”nIm.f璋曲R甜m和pr口嘲0檸t.II斜由lO柚Wf鐘tbt00鈾咄aIcI辯￥ORe1b_Hi咖洲Hn自帥“-嗨n9*m撕n期mq甜mt十時(shí)蝌p“wHe日m確障蝴甜”mIm。dnt_船。黼B-h洲雌舢悱a撣塒坼m穗sc喊“h 帕t”w帆,镕d口蛾hh耐慵t博髓w。舯 n*h蝴圳m婚悖_*SOR#橢a目蚺n強(qiáng),群*dw塒n“憎堋W%t。hSORMrn柏*潮袱舢刪哺。l“坩略攛協(xié)m輔悄“舢Sa弘M蹦f粕e-悖m群9d 4坩n竹硼loE黼12鰣坤.一nf耕拍哪 :撼bn“由nn口嘲懈玎慚ht*r啪協(xié)r坤2I只唧_m撕蝴#dm俐排m0t甜懶,0辨州nI州n均協(xié)口舳刪剛m艄 %I塒

19、tmSDRMc餅刪1.rlmi播hbs。#赫粕“刪m哪嘲蝴fC塒ln目I虹蜊黼S嘛11吐抽tdtrhlIe舶幻蝴r蜊舯岫-nar嘣qw哺l忡 %mqH 0*l州l,圖6SDRAM初始化基本流程該設(shè)計(jì)中SDRAM初始化的相關(guān)代碼如下:ldr r2。一Ox4e202subsr2,r2,#1延遲100“sbne %b2ldrrO,=rsDRAMDcFGo;設(shè)置SDRAM控制寄存器ldr r1,=0x210008193str r1,rOldr rO。=rSDRAM GCG ldr r1。=Ox80000002str r1,l rO1dr ro,r3,#o1dr rO.一rSDRAM,GCG ldr r

20、1。=Ox80000003str r1,l rOldr r2,=Ox9c4010subs r2,r2,#1bne %b10是很重要的步驟,其穩(wěn)定性影響著系統(tǒng)的穩(wěn)定性,它的 優(yōu)越性體現(xiàn)著系統(tǒng)的優(yōu)越性。該設(shè)計(jì)成功地實(shí)現(xiàn)了 SDRAM的接口設(shè)計(jì)及初始化,為接下來(lái)的底層驅(qū)動(dòng)開(kāi) ;產(chǎn)生nop命令 發(fā)、操作系統(tǒng)移植、應(yīng)用程序開(kāi)發(fā)提供了可靠保障。;延遲200“8ldr rO.一rSDRAM GCGldr r1,=Ox8000000l ;預(yù)充電 str r1,roldr r1,=Oxf1dr rO,=rSDRAM RT ;暫時(shí)設(shè)置刷新時(shí)間為15circle str rl,roldr r2,一OxbO ;延遲1

21、76個(gè)SDRAM工作周期 7subs r2,r2,#1bne %b7ldr rO。=rSDRAM RTldr r1。=ox61b ;設(shè)定新的刷新頻率 str r1,roldr r3.=Oxc0008800ldr rO。=rSDRAM GCGldr r1.=Ox80000002;使能模式寄存器通道并寫(xiě)入模式寄存器 str r1,roldr r2,r3,#oldr ro,=rSDRAM DCFGO ;設(shè)置SDRAM控制寄存器 1dr r1.=Ox210008str r1,roldr rO。=rSDRAM GCGldr rl,=Ox80000000;進(jìn)入正常操作 str r1,rOJ初始化中SDRA

22、M控制寄存器控制字、SDRAM模 式寄存器的寫(xiě)入字、刷新頻率值嘲的設(shè)定都會(huì)影響到 SDRAM的工作狀態(tài),尋址方式和性能的發(fā)揮。4結(jié) 語(yǔ)在嵌入式系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)中,SDRAM的接口設(shè)計(jì)參考文獻(xiàn)1趙效民.高手進(jìn)階,終極內(nèi)存技術(shù)指南EB/oL.www. pcpO.2EP93xxUsersGuideuMl.Datasheet of EP93xX. 3128Mb SDRAMx32.Datasheet of MT48LC4M3282TG. 4王成.基于ARM9處理器的嵌入式開(kāi)發(fā)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn) D.大連:大連理工大學(xué),2006.5江俊輝.基于ARM的嵌入式系統(tǒng)硬件設(shè)計(jì)J.微計(jì)算機(jī)信 息,2005,21(Z:

23、120一122.6竇振中.嵌入式處理器ARM技術(shù)及芯片口.世界電子元器 件,2002(3:1516.7趙梅,胡宏平.基于ARM的嵌入式系統(tǒng)在溫控儀表中的應(yīng) 用J.自動(dòng)化儀表,2007,28(11:3234.8姜磊.基于ARM的嵌入式系統(tǒng)在無(wú)線視頻傳輸中的應(yīng)用 D.哈爾濱:哈爾濱工業(yè)大學(xué),2006.9段星光,黃強(qiáng).基于ARM+DSP的小型地面移動(dòng)機(jī)器人控 制系統(tǒng)口.伺服控制,2006(5:10一12.10李贛平,杜紅彬,邵惠鶴.基于ARM的流量計(jì)大容量存儲(chǔ) 功能的實(shí)現(xiàn)J.自動(dòng)化儀表,2005,26(4:2526.11朱連柱.基于ARM嵌入式系統(tǒng)的M2M終端平臺(tái)研究 D.大連:大連理工大學(xué),2006.12祁小鈺.基于ARM的數(shù)據(jù)處理終端設(shè)計(jì)D