67章習(xí)題答案..

1、6 章習(xí)題1 簡述內(nèi)存儲器的分類及每種存儲器的用途？解：內(nèi)存儲器按其工作方式的不同，可以分為隨機存取存儲器(簡稱隨機存儲器或RAM和只讀存儲器(簡稱 ROM。隨機存儲器。隨機存儲器允許隨機的按任意指定地址向內(nèi)存單元存入或從該單元取出信息，對任一地址的存取時間都是相同的。由于信息是通過電信號寫入存儲器的，所以斷電時RAM中的信息就會消失。計算機工作時使用的程序和數(shù)據(jù)等都存儲在RAM中,如果對程序或數(shù)據(jù)進行了修改之后，應(yīng)該將它存儲到外存儲器中，否則關(guān)機后信息將丟失。通常所說的內(nèi)存大小就是指RAM的大小，一般以 KB或MB為單位。只讀存儲器。只讀存儲器是只能讀出而不能隨意寫入信息的存儲器。ROM中的

2、內(nèi)容是由廠家制造時用特殊方法寫入的， 或者要利用特殊的寫入器才能寫入。 當(dāng)計算機斷電后，ROM中的信息不會丟失。當(dāng)計算機重新被加電后，其中的信息保持原來的不變，仍可被讀出。ROM適宜存放計算機啟動的引導(dǎo)程序、啟動后的檢測程序、系統(tǒng)最基本的輸入輸出程序、時鐘控制程序以及計算機的系統(tǒng)配置和磁盤參數(shù)等重要信息。2. 簡述存儲器的主要技術(shù)指標(biāo)有哪些？ 解：存儲器的主要技術(shù)指標(biāo)有：存儲容量、讀寫速度、非易失性、可靠性等。3.在實際工程應(yīng)用中，存儲器芯片的速度怎樣估算？解：在選擇存儲器芯片時應(yīng)注意是否與微處理器的總線周期時序匹配。作為一種保守的估計，在存儲器芯片的手冊中可以查得最小讀出周期tcyc(R)(

3、Read Cycle Time) 和最小寫周期t cyc (W)(Write Cycle Time) 。如果根據(jù)計算，微處理器對存儲器的讀寫周期都比存儲器芯片 手冊中的最小讀寫周期大， 那么我們認為該存儲器芯片是符合要求的， 否則要另選速度更高 的存儲器芯片。8086CPU 對存儲器的讀寫周期需要 4個時鐘周期 (一個基本的總線周期 )。因此， 作為 種保守的工程估計，存儲器芯片的最小讀出時間應(yīng)滿足如下表達式：tcyc(R) 4T tda tD T其中：T為8086微處理器的時鐘周期；tda為8086微處理器的地址總線延時時間；t。為各種因素引起的總線附加延時。這里的tD 應(yīng)該認為是總線長度、

4、附加邏輯電路、總線驅(qū)動 器等引起的延時時間總和。同理，存儲器芯片的最小寫入時間應(yīng)滿足如下表達式：tcyc(W) 4T tda tD T16位地址總線中有多少位參與片4.用下列RAM芯片構(gòu)成32kB存儲器模塊，各需多少芯片?內(nèi)尋址？多少位可用作片選控制信號?(4)16k X 4(1)1k X 1 (2)1k X 4 (3)4k X 8解：(1)1k X 1323256 片,1K X1片內(nèi)尋址：A C a9，共10位;片選控制信號:Aod A|5，共 6 位。(2) 1k X 432=64 片,1K X4片內(nèi)尋址：AoL A9，共10位;片選控制信號:AoU A5，共 6 位。(3) 4k X 8

5、片內(nèi)尋址：A0 L A11，共12位;片選控制信號:A2 LI Ai5，共 4 位。(4) 16k X 432K X8,亠=4 片，16K X4片內(nèi)尋址：AC A13，共14位;片選控制信號:A14A15，共 2 位。RAM芯片，求出構(gòu)成256kB存儲5.若存儲器模塊的存儲容量為256kB,則利用上題中給出的模塊各需多少塊芯片？ 20位地址總線中有多少位參與片內(nèi)尋址？多少位可用作片選控制信號？解: (1)1k X 125618= 2048 片,片內(nèi)尋址:AoL A9，共 10 位;片選控制信號：AmU A9，共10位。(2) 1k X 4256181K咒4= 512 片,片內(nèi)尋址:人匚A9，共

6、10 位;片選控制信號：AmO A19,共10位。(3) 4k X 8256Kd64 片,4K x8片內(nèi)尋址：A0 L A11，共12位;片選控制信號:A2 LI A9，共 8 位。(4) 16k X 4 空口 =32片,16K X4片內(nèi)尋址：A L a13，共14位;片選控制信號:A4LI A9,共 6 位。6. 一臺8位微機系統(tǒng)的地址總線為16位,其存儲器中RAM的容量為32kB,首地址為4000H,且地址是連接的。問可用的最高地址是多少?J5解：32K=2 =8000H,所以，最高地址為:4000H+8000H-仁BFFFH則，可用的最高地址為0BFFFH.7.某微機系統(tǒng)中內(nèi)存的首地址為

7、4000H,末地址為7FFFH求其內(nèi)存容量。解:8.7FFFH-4000H+1=4000H=214 =16KB內(nèi)存容量為16KB 利用全地址譯碼將6264芯片接在8088的系統(tǒng)總線上，其所占地址范圍為00000H03FFFH試畫連接圖。寫入某數(shù)據(jù)并讀出與之比較，若有錯，則在DL中寫入01H;若每個單元均對，則在 DL寫入EEH試編寫此檢測程序。解:因為6264的片容量為8KBoRAM存儲區(qū)域的總?cè)萘繛?03FFFH-00000H+1=4000H=16KB故需要 2片6264芯片。連接圖如圖6.1所示。ALA12DipMEMRMEMW46VCS1ABCGiAI3 -A14-Ai5-A16A17A

8、i8A19MEMWIMFIMR74LS1386264A。AA2OEWECS2cs1圖6.1與8088系統(tǒng)總線的連接圖檢測程序段:MOV AX,0000HMOV DS,AXMOV Sl,0MOV CX,16*1024MOV AL,55HCMPL: MOV SI,ALMOV BL,SICMP BL,ALJNE ERRORINC SILOOP CMPLMOV DL,0EEHJMP NEXTERROR: MOV DL,01HNEXT:9.簡述EPRO的編程過程，并說明 EEPRO的編程過程。解：EP RO芯片的編程有兩種方式：標(biāo)準(zhǔn)編程和快速編程。CE=0, OE=1。上述信號穩(wěn)定后,在標(biāo)準(zhǔn)編程方式下，

9、每給出一個編程負脈沖就寫入一個字節(jié)的數(shù)據(jù)。Vpp上加編程電壓,地址線、數(shù)據(jù)線上給出要編程單元的地址及其數(shù)據(jù)，并使在PGM端加上寬度為50ms 5ms的負脈沖，就可將數(shù)據(jù)逐一寫入。寫入一個單元后將0E變低，可以對剛寫入的數(shù)據(jù)讀出進行檢驗?？焖倬幊淌褂?00 As的編程脈沖依次寫完所有要編程的單元，然后從頭開始檢驗每個寫入的字節(jié)。若寫的不正確，則重寫此單元。寫完再檢驗，不正確可重寫。EEPRO編程時不需要加高電壓， 也不需要專門的擦除過程。 并口線EEPRO操作與SRAM 相似，寫入時間約 5ms串行EEPROME操作按時序進行，分為字節(jié)寫方式和頁寫方式。10若要將4塊6264芯片連接到8088最

10、大方式系統(tǒng) A0000hA7FFFH的地址空間中，現(xiàn)限定要采用74LS138作為地址譯碼器，試畫出包括板內(nèi)數(shù)據(jù)總線驅(qū)動的連接電路圖。AU A19 ,數(shù)據(jù)總線:解：8088最大方式系統(tǒng)與存儲器讀寫操作有關(guān)的信號線有：地址總線D。U D7，控制信號：MEMR,MEMW。根據(jù)題目已知條件和 74LS138譯碼器的功能，設(shè)計的板內(nèi)數(shù)據(jù)總線驅(qū)動電路如圖6.2( a)所示，板內(nèi)存儲器電路的連接電路圖如圖6.2 (b)所示。XD0-D7一A0B0A7B7MEMRDIRe74LS245MEMWXD0-XD71?74LS138勺 Y074LS138勺 Y174LS138勺 Y274LS138勺 Y3圖6.2 (

11、a)板內(nèi)數(shù)據(jù)總線驅(qū)動電路XD0-XD7圖6.2(b)板內(nèi)存儲器電路的連接圖11若在某8088微型計算機系統(tǒng)中，要將一塊2764芯片連接到E0000hE7FFFH的空間中去,利用局部譯碼方式使它占有整個32kB的空間，試畫出地址譯碼電路及 2764芯片與總線的連接圖。解: Intel 2764的片容量為8KB,而題目給出的地址共32KB,說明有4個地址區(qū)重疊，即采用部分地址譯碼時，有 2條高位地址線不參加譯碼(即A3,A14不參加譯碼)。地址譯碼電路及2764與總線的連接如圖 6.3所示。此SRAM電路與8086系統(tǒng)總線的連接圖如圖6.4所示。12.在8086 CPU工作在最小方式組成的微機系統(tǒng)

12、中，擴充設(shè)計16kB的SRAMfe路，SRAM芯片選用In tel 6264, 內(nèi)存地址范圍為 70000H-73FFFH試畫出此 SRAM電路與8086系統(tǒng)總線的連接圖。解：73FFFH-70000H+1=4000H=16KIn tel 6264的片容量為 8KB, RAM存儲區(qū)總?cè)萘繛?16KB,故需要2片6264.AqU A9 ,數(shù)據(jù)總線:8086最小方式系統(tǒng)與存儲器讀寫操作有關(guān)的信號線有：地址總線D0 D15，控制信號：M /10, RD,WR, BHE。6264圖6.4 SRAM電路與8086系統(tǒng)總線的連接圖D8D15rDo D7 13. E2PRO憾8C16芯片各引腳的功能是什么？

13、如果要將一片28C16與8088系統(tǒng)總線相連接,并能隨時改寫28C16中各單元的內(nèi)容，試畫出 28C16和8088系統(tǒng)總線的連接圖（地址空間為 40000H407FFH）。解：28C16的引腳功能:VCC GND電源和地11位地址線，可尋址 2KB地址空間D7D。：8位數(shù)據(jù)線WE :寫允許，低電平有效。OE :輸出允許，低電平有效。CE :片選信號，低電平有效。根據(jù)所學(xué)知識，28C16與8088系統(tǒng)的連接圖如圖 6.5所示。Do D828C16O 12 3 4567DDDDDDDD圖6.5 28C16與8088系統(tǒng)的連接圖7章習(xí)題1.簡述I/O接口的基本功能。答: (1)地址選擇（2）控制功能

14、（3）狀態(tài)指示 （4）速度匹配轉(zhuǎn)換信息格式（6 ）電平轉(zhuǎn)換（7 ）可編程性2.簡述I/O接口與I/O端口的區(qū)別。答：I/O接口是指I/O設(shè)備與系統(tǒng)總線之間的連接部件。I/O端口是指I/O接口內(nèi)部可由CPU進行讀寫操作的各種寄存器，根據(jù)存放信息的不同，這些寄存器分別稱為數(shù)據(jù)端口、控制端口和狀態(tài)端口。3.簡述I/O端口的編址方式及優(yōu)缺點。答：I/O端口編址的方式可以分為獨立編址和統(tǒng)一編址兩種方式。獨立編址方式是指I/O端口與存儲器有相互獨立的地址空間。統(tǒng)一編址方式是指其中的一部分地址，而I/O端口與存儲器共享一個地址空間，所有的存儲單元只占用I/O端口則占用另外一部分地址。優(yōu)缺點： 獨立編址方式的

15、優(yōu)點之一是存儲器的容量可以達到與地址總線所決定的地址空間相同；優(yōu)點之二是訪問I/O端口時的地址位數(shù)可以較少，提高總線的利用率。但是缺點是必須設(shè)置專門的I/O指令，增加了指令系統(tǒng)和有關(guān)硬件的復(fù)雜性。與獨立編址方式相比，統(tǒng)一編址方式的優(yōu)點是無需專門的I/O指令，從而使編程較靈活，但是I/O端口占用了存儲器的一部分地址空間，因而影響到系統(tǒng)中的存儲器的容量,并且訪問存儲器和訪問I/O端口必須使用相同位數(shù)的地址,使指令地址碼加長， 總線中傳送信息量增加。4.簡述程序查詢、中斷和 DMA三種方式的優(yōu)缺點。答：程序查詢方式的優(yōu)點在于可以防止數(shù)據(jù)的丟失， 占用了微處理器的大量時間，實時性較差。中斷方式具有較好

16、的實時性；但在一定程度上增加成本和復(fù)雜性。實現(xiàn)起來較為簡單；缺點是它DMA方式的突出優(yōu)點是傳送過程無須處理器的控制，數(shù)據(jù)也無須經(jīng)過微處理器,而是直接在I/O設(shè)備與主存儲器間進行，因此既節(jié)約了微處理器的時間,也使傳送速率大大提高；缺點是輸入/輸出操作占用微處理器時間。5.8086 CPU有20條地址總線，可形成1MB 的存儲器地址空間,可尋址范圍為00000H-FFFFFH;地址總線中的 16條線可用于I/O 尋址,形成64KB 的輸入輸出地址空間，地址范圍為 0000H-FFFFH ;PC 機中用了 10條地址線進行I/O操作,其地址空間為 1KB , 可尋址范圍為 000H 3FFH6.對于

17、微機而言，任何新增的外部設(shè)備，最終總是要通過I/O接口與主機相接。7.在主機板外開發(fā)一些新的外設(shè)接口邏輯，這些接口邏輯的一側(cè)應(yīng)與I/O 設(shè)備相接，另一側(cè)與系統(tǒng)總線相接。需要靠在程序中排入I/O指令完成的數(shù)據(jù)輸入輸出方式有B C 。9.(A) DMA(B)程序查詢方式(C)中斷方式8086C PU用IN 指令從端口讀入數(shù)據(jù)，用OUT指令向端口寫入數(shù)據(jù)。10.在8088 CPU組成的計算機系統(tǒng)中有一接口模塊，片內(nèi)占用16個端口地址30030FH,設(shè)計產(chǎn)生片選信號的譯碼電路。解：由于片內(nèi)有16個端口，分別占用30030FH地址。因此，該接口模塊的片選信號的7.1所示。譯碼電路設(shè)計時， A3A0不參加

18、譯碼。其譯碼電路如圖A9A8IORIOW片選信號A7A6A5A4圖7.111.在 IBMPC系統(tǒng)中，如果 AEN信號未參加I/O端口地址譯碼，會出現(xiàn)什么問題?在沒有DMA機構(gòu)的其它微機系統(tǒng)中，是否存在同樣的問題?答：在IBMPC系統(tǒng)中，如果 AEN信號未參加I/O端口地址譯碼，則會出現(xiàn)DMA機DMA機構(gòu)的其他微機構(gòu)與I/O端口競爭總線的問題，即會出現(xiàn)總線競爭問題。在沒有 系統(tǒng)中，不會存在同樣的問題。12.在8088 CPU工作在最大方式組成的微機系統(tǒng)中，利用74LS244設(shè)計一個輸入端口,分配給該端口的地址為 04E5H試畫出連接圖。解：連接圖如圖7.2所示。13.在上題的基礎(chǔ)上，禾U用74LS374設(shè)計一個輸出端口，分配給該端口的地址為 E504H,試畫出連接圖。若上題中輸入端口的bit3、bit4和bit7 同時為1,將內(nèi)存BUFFER開始的連續(xù)10個字節(jié)單元的數(shù)據(jù)由 E504H端口輸出；若不滿足條件，則等待。試編寫程序。解：連接圖如圖7.3所示。74LS374圖7.3程序如下:MOVLEAMOVWAIT1 : INANDCMPJNZCX ,10SI,BUFFERDX,04E5HAL,DXAL,98HAL,98HWAIT1MOV DX,0E504H: