CPU習(xí)題課練習(xí)

1、1、設(shè)某運(yùn)算器只由一個(gè)加法器和A, B兩個(gè)D型邊沿寄存器組成，A,B均可接加法器輸出，A還可接收外部數(shù)據(jù)，如圖所示，問(wèn):外部數(shù)據(jù)如何才能傳送到B 如何實(shí)現(xiàn)A+B7A和A+B7B 如何估算加法執(zhí)行時(shí)間解：(1)外部數(shù)據(jù)傳送到B的操作：S選D, CPA,A?E,M, CPB實(shí)現(xiàn) A+B?A 的操作：A?E,B?E,+,S 選 E,CPA實(shí)現(xiàn) A+B7B 的操作：A?E,B?Z,+,CPB(3)影響加法速度的關(guān)鍵因素是進(jìn)位信號(hào)的傳遞問(wèn)題，所以估算加法 執(zhí)行時(shí)間要看E加法器采用何種進(jìn)位方式，分析進(jìn)位信號(hào)的產(chǎn)生時(shí)ujo2、四位運(yùn)算器框圖如圖2所示。ALU為算術(shù)邏輯單元，A和B為三選一多路開(kāi)關(guān)，預(yù)先已通過(guò)

2、多路開(kāi)關(guān)A的SW門(mén)向寄存器R1、R2送入數(shù)據(jù)如 下，Rl=0101, R2=1010,寄存器BR輸出端接四個(gè)發(fā)光二極管進(jìn)行顯示，其運(yùn)算過(guò)程依次如下：顯示燈(1) R1 (A) + R2 (B)?BR(1010)； (2)R2 (A) +R1 (B) ? BR(llll)；(3) R1 (A) +R1 (B) ?BR(1010)； (4)R2 (A) + R2 (B) ? BR(llll)；(5) R2(A)+BR (B)?BR(1 lU)； (6)R1 (A)+BR (B) ? BR(IOIO)；試分析運(yùn)算器的故障位置，說(shuō)明理由。BSoBStS1Cs3II)CASxRi R2 BRRi R2

3、BRLDR：解：運(yùn)算器的故障位置在多路開(kāi)關(guān)B,其輸出始終為R1的值。分析如下:Ri(A) + R2(B)= 1010,輸出結(jié)果錯(cuò)R2(A) + RdB)二 1111,結(jié)果正確，說(shuō)明 R2(A),Rj(B)無(wú)錯(cuò)Rt(A) + Rt(B)= 1010,結(jié)果正確，說(shuō)明Rt(A),Rx(B)無(wú)錯(cuò) 由此可斷 定ALU和BR無(wú)錯(cuò)R2 (A) + R2(B)=1OO1,結(jié)果錯(cuò)，由 丁 R2(4)正確且&(4)=1010 推知R2(B)=O1O1,顯然多路開(kāi)關(guān)B有問(wèn)題(5)(6)R2(A) +BR(B)=1111,結(jié)果錯(cuò)，由 丁- R2(A)=1O1O, BR(B)=1111,但現(xiàn)推知BR(B)=01

4、01,證明開(kāi)關(guān)B輸出有錯(cuò)Ri(A)+BR(B) =1010,結(jié)果錯(cuò)，由 T R(A) =0101,本應(yīng) BR(B)= 1111,但現(xiàn)推知BR(B)=0101,證明開(kāi)關(guān)B輸出有錯(cuò)綜上所述，多路開(kāi)關(guān)B輸出有錯(cuò)。故障性質(zhì)：多路開(kāi)關(guān)B輸出始終為0101,這有兩種可能：一是控制信號(hào)BS", BS始終為01,故始終選中寄存器Ri;二是多路開(kāi)關(guān)B電平輸出始終嵌在0101 ±o3、某運(yùn)算部件的基本結(jié)構(gòu)如圖3所示，假定此部件只有加(+)和減(-)兩種基本操作，要求:(1) 給出運(yùn)算部件的所有微命令。(2) 指出哪些微命令是相容的，哪些是相斥的(3) 試用位數(shù)最少的操作控制字段來(lái)表示全部微命令

5、。圖3解：運(yùn)算部件的微命令如下圖所示。(2) R2?Y與R1?Y是相斥的；+與-是相斥的；DBUS2R1與DBUS7R2是相容的；R1?X與R2?Y是相容的。(3) 微命令采用字段直接編碼法。DBUS7R1與DBUS?R2在指令的執(zhí)行過(guò)程中不會(huì)同時(shí)出現(xiàn)，可以將它們放在同一字段，用2位來(lái)控制。+與-也是相斥的，放在同一字段，用2位來(lái)控制，但由于能放在同一字段的微命令只有2位，采用直接控制法也只需用2位，所以采用直接控根據(jù)以上分析，操作控制字段共有8個(gè)微命令，全部采用直接控制方式。4、圖4所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路ER為指令寄存器，PC為程序計(jì)數(shù)器(具有自增功能)，M為主存(受R/W信號(hào)控制)

6、，AR為主存 地址寄存器，DR為數(shù)據(jù)緩沖寄存器。ALU由加減控制信號(hào)決定完成何種操 作?？刂菩盘?hào)G控制的是一個(gè)門(mén)電路。另外，線上標(biāo)注有控制信號(hào)，例如 Yi表示Y寄存器的輸入控制信號(hào)，Rio表示寄存器R1的輸出控制信號(hào)。未 標(biāo)注的線為直通線，不受控制。現(xiàn)有“ADDR2,RCr指令完成(R0) + (R2)R0的功能操 作。請(qǐng)畫(huà)出該指令的指令周期流程圖，并列出相應(yīng)的微命令控制信號(hào)序列。假設(shè)該指令的地址已放入PC中。A總域B總線圖4解：ADD指令是加法指令，參與運(yùn)算的二數(shù)放在R0和R2中，相加結(jié)果放在R0中。指令周期流程圖如下圖所示，包括取指令階段和執(zhí)行 指令階段兩部分。每一方框表示一個(gè)CPU周期。

7、其中框內(nèi)表示數(shù)據(jù)PCo, G ARi傳送路徑，框外列出微操作控制信號(hào)。R/W=IDRo, G, IRiTA ZR2o>GROo, G行+, G, RO*5、一臺(tái)處理機(jī)具有如下指令格式0P源寄存器目標(biāo)寄存格式表明有8個(gè)通用寄存器（長(zhǎng)度16位），X指定尋址模式，主存實(shí)際容量為256k字。假設(shè)不用通用寄存器也能直接訪問(wèn)主存中的每一個(gè)單元，并 假設(shè)操作碼域0P=6位，請(qǐng)問(wèn)地址碼域應(yīng)分配多少位指令字長(zhǎng)度應(yīng) 有多少位假設(shè)X=ll時(shí)，指定的那個(gè)通用寄存器用做基值寄存器，請(qǐng)?zhí)岢鲆粋€(gè)硬件設(shè)計(jì)規(guī)劃，使得被指定的通用寄存器能訪問(wèn)1M主存空間中的每一個(gè) 單元。解：（1）因?yàn)?性256K,所以地址碼域=18位，操

8、作碼域=6位扌旨令長(zhǎng)度=18 + 3 + 3 + 6 + 2 = 32位（2）此時(shí)指定的通用寄存器用作基值寄存器（16位），但16位長(zhǎng)度不足以覆蓋1M字地址空間，為此將通用寄存器左移，4位低位補(bǔ)0形成20位基地址。然后與指令字形式地址相加得有效地址，可訪問(wèn)主存1M地址空間中任何單元。6、某計(jì)算機(jī)有8條微指令LIs,每條微指令所包含的微命令控制信號(hào)見(jiàn)下表所示，aj分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè) 微指令的控制字段僅限8位，請(qǐng)安排微指令的控制字段格式。根據(jù)10個(gè)微命令的兼容性和互斥性，分成3組。分別為2位、2位和4位的小字段。每個(gè)2位的組是3個(gè)微命令的編碼，需譯碼。4位的組每位是1個(gè)微命令

9、，不需譯碼。本題可以有以下4種不同的解答。互斥的d,h,i為一組?；コ獾膃,f,J為一組。其余的a, b> c, g為一組。互斥的b,i,j為一組。互斥的e,f,h為一組。其余的a, C, d, g為一組。 互斥的b,g,j為一組?；コ獾膄,h, d, e為一組。2位2位4位i為一組。其余的a, C,互斥的b, g,jj為一組?；コ獾膃, f, h為一組。其余的a, Cd, i為一組。7、設(shè)某一微操作控制信號(hào)G既發(fā)生在指令1 （設(shè)操作碼OP為L(zhǎng)l2=ll）的節(jié) 拍電位址、節(jié)拍脈沖A時(shí)間，也發(fā)生在指令2（設(shè)OP為BL二01）的節(jié)拍電位臨節(jié)拍脈沖T2時(shí)間，寫(xiě)出Ci的邏輯表達(dá)式，并表示在如圖所

10、畫(huà)圖8、CPU數(shù)據(jù)通路為雙總線結(jié)構(gòu)，如圖所示。圖中：ALU:運(yùn)算器IR:指令寄存器RA： ALU的輸入寄存器PC:程序計(jì)數(shù)器R廣R4:程序員可用通用寄存器MAR:存儲(chǔ)器地址寄存器MDR:存儲(chǔ)器數(shù)據(jù)寄存器(1)畫(huà)出修正錯(cuò)誤后的連線圖。 描述指令A(yù)DD addr, R1 (功能是R1+ (addr) ?addi*)的執(zhí)行過(guò)程。ZCC解：(1)畫(huà)圖/ Azon(2)指令A(yù)DD addr, R1的執(zhí)行過(guò)程PC?MAR; M?MDR; MDR7IR; IR(addr)?MAR; M?MDR; MDR?&Ri?MDR; +; ADD7MDR; addr?MAR; MDR?M其中前3條微指令用來(lái)取指

11、令；第4、5、6條微指令用來(lái)將IR地址部分給出的直接地址“ddi的內(nèi)容送入Ra；第9條微指令實(shí)現(xiàn)加法并將結(jié) 果送入MDR；第11條微指令將加法結(jié)果送回addr的存儲(chǔ)器。9、某計(jì)算機(jī)的數(shù)據(jù)通路如下圖所示，其中M主存，MBR主存數(shù)據(jù)寄存器，MAR主存地址寄存器，R0.R3通用寄存器，IR指令寄存器,PC程序計(jì)數(shù)器（具有自增能力），C、D暫存器，ALU-算術(shù)邏輯 單元（此處做加法器看待），移位器一左移、右移、直通傳送。所有雙向箭頭表示信息可以雙向傳送。請(qǐng)按數(shù)據(jù)通路圖畫(huà)出“ADD （R1）,（R2廣指令的指令周期流程圖。該指令的含義是兩個(gè)數(shù)進(jìn)行求和操作。其中源操作地址在寄存器R1中，目的操作數(shù)尋址方式

12、為自增型寄存器間接尋址（先取地址后加1）。解：解：“ADD（R1）,（R2）F令是SS型指令，兩個(gè)操作數(shù)均在主存中。其中源操作數(shù)地址在R1中，所以是R1間接尋址。目的操作數(shù)地址在R2中,由R2間接尋址，但R2的內(nèi)容在取出操作數(shù)以后要加1進(jìn)行修改。指令周期流程圖如下：（每個(gè)步驟1分）邈旨命地蛆PCMAR ' *取源I*作數(shù)収扌斤令"二一I R,1 1A/MBR-*CI (QlMAR :丄(Of MAR操作數(shù)加 I (C ：>+( I)1MBR : 二 孚taDfD10、某指令系統(tǒng)指令字長(zhǎng)為20位，具有雙操作數(shù)、單操作數(shù)和無(wú)操作數(shù)3種指令格式，每個(gè)操作數(shù)地址規(guī)定用6位二進(jìn)制

13、表示，當(dāng)雙操作數(shù)指令和單操作數(shù)指令條數(shù)均取最大值時(shí)，這3種指令最多可能擁有的指令數(shù)各是多少 解：解：按控制操作碼的思想來(lái)設(shè)計(jì)，雙操作數(shù)指令條數(shù)最大為2 r 1=255條，單操作數(shù)指令條數(shù)最大為63條，無(wú)操作數(shù)指令條數(shù)最大為64條。00000000 XXXXXX XXXXXX255條二地址指令XXXXXXXXXXXX0 00000XXXXXX1 11110XXXXXX63條一地址指令64條零地址指令mill millIK單總線CPU結(jié)構(gòu)如圖所示，其中有運(yùn)算部件ALU.寄存器Y和乙 通用寄存器R0R3、指令寄存器IR、程序計(jì)數(shù)器PC、主存地址寄存器MAR和主存數(shù)據(jù)寄存器MDR等部件。試擬出轉(zhuǎn)移指令JMP? #A的