計算機(jī)組成與系統(tǒng)結(jié)構(gòu)書本答案

1、C1:以下哪些設(shè)備不屬于馮諾伊曼體系結(jié)構(gòu)計算機(jī)的五大部件？ 寄存器, 緩沖器適配器的作用是保證_用計算機(jī)系統(tǒng)特性所要求的形式發(fā)送或接收信息。 正確答案是：I/O設(shè)備1966年，F(xiàn)lynn從計算機(jī)體系結(jié)構(gòu)的并行性能出發(fā)，按照_的不同組織方式，把計算機(jī)系統(tǒng)的結(jié)構(gòu)分為SISD、SIMD、MISD和MIMD四類。 指令流, 數(shù)據(jù)流具有相同_的計算機(jī)，可以采用不同的_ 。 ：計算機(jī)體系結(jié)構(gòu)，計算機(jī)組成馮諾伊曼型計算機(jī)的設(shè)計思想是_。正確答案是：存儲程序并按位置順序執(zhí)行1958年開始出現(xiàn)的第二代計算機(jī)，使用_作為電子器件。 晶體管在計算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，_采用符號語言。 高級語言級, 匯編語言級世界上第

2、一臺通用電子數(shù)字計算機(jī)ENIAC使用_作為電子器件 電子管在計算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，屬于硬件級的是_。微程序設(shè)計級, 機(jī)器語言級 C2：為了提高浮點數(shù)的表示精度，當(dāng)尾數(shù)不為_時，通過修改階碼并移動小數(shù)點，使尾數(shù)域的最高有效位為_，這稱為浮點數(shù)的規(guī)格化表示。 0，1在我國使用的計算機(jī)漢字操作平臺中，_字符集未收錄繁體漢字。 GB2312在定點_運(yùn)算中，為了判斷溢出是否發(fā)生，可采用雙符號位檢測法。不論溢出與否,其_符號位始終指示正確的符號。 小數(shù)，最高, 整數(shù)，最高在定點二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過_來實現(xiàn)。 補(bǔ)碼運(yùn)算的二進(jìn)制加法器在奇偶校驗中，只有當(dāng)數(shù)據(jù)中包含有_個1時, 偶校驗位=_。 偶

3、數(shù)，0, 奇數(shù)，1奇偶校驗無法檢測_個錯誤，更無法識別錯誤信息的_。偶數(shù)，位置, 偶數(shù)，內(nèi)容在PC機(jī)中，若用擴(kuò)展ASCII碼、Unicode UCS-2和UCS-4方法表示一個字符，則三者之間的差異為：擴(kuò)展ASCII碼用_位表示，Unicode UCS-2用_位表示，Unicode UCS-4用_位表示。 8，16，32 C3：相聯(lián)存儲器是以_來訪問存儲器的。 關(guān)鍵字, 內(nèi)容Cache由高速的_組成。 SRAMCache存儲器在產(chǎn)生替換時，可以采用以下替換算法：_。 LFU算法, LRU算法, 隨機(jī)替換Cache的功能由_實現(xiàn)，因而對程序員是透明的。 硬件MOS半導(dǎo)體存儲器中，_的外圍電路簡單

4、，速度_，但其使用的器件多，集成度不高。 SRAM，快EPROM是指_。 光擦可編程只讀存儲器虛擬位置空間的大小實際上受到_容量的限制。 輔助存儲器相聯(lián)存儲器是以_來訪問存儲器的。 關(guān)鍵字, 內(nèi)容從CPU來看，增加Cache的目的，就是在性能上使_的平均讀出時間盡可能接近Cache的讀出時間。 主存, 內(nèi)存虛擬位置由_生成。 編譯程序MOS半導(dǎo)體存儲器中，_可大幅度提高集成度，但由于_操作，外圍電路復(fù)雜，速度慢。 DRAM，刷新虛擬存儲器可看作是一個容量非常大的_存儲器，有了它，用戶無需考慮所編程序在_中是否放得下或放在什么位置等問題。 邏輯，主存C4：存儲器堆棧是由程序員設(shè)置出來作為堆棧使用

5、的一部分_ 。 主存儲器指令的順序?qū)ぶ贩绞?，是指下一條指令的位置由_給出。 程序計數(shù)器指令格式中的_字段，用來表征指令的操作特性與功能. 操作碼堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。如果進(jìn)棧操作的動作順序是(A)MSP，(SP)-1SP，那么出棧操作的動作順序應(yīng)為_。 (SP)+1SP，(MSP)A指令格式就是_用二進(jìn)制代碼表示的結(jié)構(gòu)形式。 指令字指令的跳躍尋址方式，是指下一條指令的位置由本條指令直接給出，因此，_的內(nèi)容必須相應(yīng)改變，以便及時跟蹤新的指令位置。 程序計數(shù)器指令格式中的位置碼字段，通常用來指定參與操作的_或其位置。 操作數(shù)寄存器堆棧是_中設(shè)置

6、的一組專門用于堆棧的寄存器。 CPU一條指令中的操作數(shù)位置，可以有_個。 ：0, 1, 2, 3程序控制類指令的功能是_。改變程序執(zhí)行的順序C5:為了執(zhí)行任何給定的指令，必須對指令操作碼進(jìn)行測試，以便識別所要求的操作，CPU中的_就是完成這項工作的。指令譯碼器在CPU中，程序計數(shù)器用來保存_。下一條指令的位置在CPU中，跟蹤指令后繼位置的寄存器是_。程序計數(shù)器_是處理操作的最基本時間單位。時鐘周期廣義地講，并行性中的同時性是指兩個以上事件在_發(fā)生。 同一時刻奔騰CPU采用2條指令流水線，能在1個時鐘周期內(nèi)發(fā)射2條簡單的整數(shù)指令，也可發(fā)射_條浮點指令 1微程序控制器的基本思想是：將微操作控制信號

7、按一定規(guī)則進(jìn)行編碼，形成_，存放到一個只讀存儲器里；當(dāng)機(jī)器運(yùn)行時，一條又一條地讀出它們，從而產(chǎn)生全機(jī)所需要的各種操作控制信號，使相應(yīng)部件執(zhí)行所規(guī)定的操作。 微指令中央處理器包括_。 運(yùn)算器, 控制器, Cache取出和執(zhí)行任何一條指令所需的最短時間為_個CPU周期。 2CPU中的SIMD技術(shù)，其關(guān)鍵是在1條單獨(dú)的指令中同時執(zhí)行多個運(yùn)算操作，以增加處理器的吞吐量。以下哪個（些）技術(shù)屬于SIMD技術(shù)？ MMX, SSE, SSE2, SSE3CPU的同步控制方式有時又稱為_ 。 固定時序控制方式, 無應(yīng)答控制方式在CPU中，指令寄存器用來保存_ 。 當(dāng)前指令當(dāng)執(zhí)行指令時，CPU能自動_程序計數(shù)器的

8、內(nèi)容，使其始終保持將要執(zhí)行的下一條指令的主存位置，為取下一條指令做好準(zhǔn)備。 遞增在CPU中，運(yùn)算器的主要功能是進(jìn)行_ 。 算術(shù)運(yùn)算, 邏輯測試, 邏輯運(yùn)算C6:總線的特性包括_。 物理特性, 功能特性, 電氣特性, 時間特性在總線仲裁方式中，_仲裁需要_ 。集中式，中央仲裁器為了解決多個主設(shè)備同時_總線_權(quán)的問題，必須具有總線仲裁部件，以某種方式選擇其中一個主設(shè)備作為總線的下一次主方。 競爭，控制下列各種情況中，應(yīng)采用異步傳輸方式的是_。 I/O接口與打印機(jī)交換信息當(dāng)代總線是一些標(biāo)準(zhǔn)總線，追求與_無關(guān)的開發(fā)標(biāo)準(zhǔn)。 技術(shù), 結(jié)構(gòu), CPU, 廠家C7:在采用DMA方式高速傳輸數(shù)據(jù)時，數(shù)據(jù)傳送是_。 在DMA控制器本身發(fā)出的控制信號控制下完成的通道對CPU的請求形式是_ 中斷為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用_。 堆棧通道對CPU的請求形式是_。 中斷采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要占用一個_時間。 存儲周期計算機(jī)系統(tǒng)的輸入輸出接口是_之間的交互界面。主機(jī)與外圍設(shè)備C8:陣列處理機(jī)實現(xiàn)_級并行。 指令多處理機(jī)實現(xiàn)_級并行。任務(wù)或過程, 作業(yè)或程序從執(zhí)行程序的角度看，最高等級的并行是_并行