ARM處理器共有37個寄存器其中包括

1、ARM處理器共有37個寄存器。其中包括：*31個通用寄存器，包括程序計數(shù)器（PC）在內(nèi)。這些寄存器都是32位寄存器。*6個狀態(tài)寄存器。這些寄存器都是32位寄存器。ARM處理器共有7種不同的處理器模式，每一種模式中都有一組相應(yīng)的寄存器組。在任何時刻，可見的寄存器包括15個通用寄存器（R0-R14）,一個或兩個狀態(tài)寄存器及程序計數(shù)器（PC）。在所有的寄存器中，有些是各模式公用一個物理寄存器，有一些寄存器各模式擁有自己獨立的物理寄存器。*通用寄存器*8通用寄存器分為以下三類：備份寄存器、未備份寄存器、程序計數(shù)器PC未備份寄存器未備份寄存器包括R0-R7。對于每一個未備份寄存器來說，所有處理器模式下都

2、是使用同一個物理寄存器。未備份寄存器沒有被系統(tǒng)用于特別的用途，任何可采用通用寄存器的場合都可以使用未備份寄存器。備份寄存器對于R8-R12備份寄存器來說，每個寄存器對應(yīng)兩個不同的物理寄存器。系統(tǒng)為將備份寄存器用于任何的特殊用途，但是當中斷處理非常簡單，僅僅使用R8-R14寄存器時，F(xiàn)IQ處理程序可以不必執(zhí)行保存和恢復(fù)中斷現(xiàn)場的指令，從而可以使中斷處理非常迅速。對于R13,R14備份寄存器來說，每個寄存器對應(yīng)六個不同的物理寄存器，其中的一個是系統(tǒng)模式和用戶模式共用的；另外的五個對應(yīng)于其他的五種處理器模式。采用下面的記號來區(qū)分各個物理寄存器：    

3、0;            R13_<MODE>其中MODE可以是下面幾種模式之一：usr,svc,abt,und,irq,fiq程序計數(shù)器PC可以作為一般的通用寄存器使用，但有一些指令在使用R15時有一些限制。由于ARM采用了流水線處理器機制，當正確讀取了PC的值時，該值為當前指令地址值加上8個字節(jié)。也就是說，對于ARM指令集來說，PC指向當前指令的下兩條指令的地址。由于ARM指令是字對齊的，PC值的第0位和第一位總為0。需要注意的是，當使用str/stm保存R15時，保

4、存的可能是當前指令地址值加8個字節(jié)，也可能保存的是當前指令地址值加12個字節(jié)。到底哪種方式取決于芯片的具體設(shè)計。對于用戶來說，盡量避免使用STR/STM指令來保存R15的值。當成功的向R15寫入一個數(shù)值時，程序?qū)⑻D(zhuǎn)到該地址執(zhí)行。由于ARM指令是字對齊的，寫入R15的值應(yīng)滿足bits1:0為0b00，具體要求arm個版本有所不同：*對于arm3以及更低的版本，寫入R15的地址值bits1:0被忽略，即寫入r15的地址值將與0xFFFF FFFC做與操作。*對于ARM4以及更高的版本，程序必須保證寫入R15的地址值bits1:0為0b00，否則將產(chǎn)生不可預(yù)知的后果。對于Thumb指令集來說，指令

5、是班子對齊的，處理器將忽略bit0。*程序狀態(tài)寄存器*CPSR(當前程序狀態(tài)寄存器)在任何處理器模式下被訪問。它包含了條件標志位、中斷禁止位、當前處理器模式標志以及其他的一些控制和狀態(tài)位。每一種處理器模式下都有一個專用的物理狀態(tài)寄存器，稱為SPSR（備份程序狀態(tài)寄存器）。當特定的異常中斷發(fā)生時，這個寄存器用于存放當前程序狀態(tài)寄存器的內(nèi)容。在異常中斷退出時，可以用SPSR來恢復(fù)CPSR。由于用戶模式和系統(tǒng)模式不是異常中斷模式，所以他沒有SPSR。當用戶在用戶模式或系統(tǒng)模式訪問SPSR，將產(chǎn)生不可預(yù)知的后果。CPSR格式如下所示。SPSR和CPSR格式相同。 31  30

6、60; 29  28  27           26           7  6  5  4  3  2  1  0 N   Z   C   V   Q     &#

7、160;    DNM(RAZ)       I  F  T  M4 M3 M2 M1 M0*條件標志位*N本位設(shè)置成當前指令運算結(jié)果的bit31的值。當兩個表示的有符號整數(shù)運算時，n=1表示運算結(jié)果為負數(shù)，n=0表示結(jié)果為正書或零。zz=1表示運算的結(jié)果為零；z=0表示運算的結(jié)果不為零。對于CMP指令，Z=1表示進行比較的兩個數(shù)大小相等。C下面分四種情況討論C的設(shè)置方法： 在加法指令中（包括比較指令CMP），當結(jié)果產(chǎn)生了進位,則C=1,表示無符號運算發(fā)生上溢出；其

8、他情況C=0。 在減法指令中（包括減法指令CMP），當運算中發(fā)生錯位，則C=0，表示無符號運算數(shù)發(fā)生下溢出；其他情況下C=1。 對于包含移位操作的非加堿運算指令，C中包含最后一次溢出的的位的數(shù)值 對于其他非加減運算指令，C位的值通常不受影響V對于加減運算指令，當操作數(shù)和運算結(jié)果為二進制的補碼表示的帶符號數(shù)時，V=1表示符號為溢出；通常其他指令不影響V位。*Q標識位*在ARM V5的E系列處理器中，CPSR的bit27稱為q標識位，主要用于指示增強的dsp指令是否發(fā)生了溢出。同樣的spsr的bit27位也稱為q標識位，用于在異常中斷發(fā)生時保存和恢復(fù)CPSR中的Q標識

9、位。在ARM V5以前的版本及ARM V5的非E系列的處理器中，Q標識位沒有被定義。*CPSR中的控制位*CPSR的低八位I、F、T、M4:0統(tǒng)稱為控制位。當異常中斷發(fā)生時這些位發(fā)生變化。在特權(quán)級的處理器模式下，軟件可以修改這些控制位。*中斷禁止位：當I=1時禁止IRQ中斷，當F=1時禁止FIQ中斷*T控制位：T控制位用于控制指令執(zhí)行的狀態(tài)，即說明本指令是ARM指令還是Thumb指令。對于ARM V4以更高版本的T系列ARM處理器，T控制位含義如下： T=0表示執(zhí)行ARM指令 T=1表示執(zhí)行Thumb指令對于ARM V5以及更高版本的非T系列處理器，T控制位的含義如下

10、60;T=0表示執(zhí)行ARM指令 T=1表示強制下一條執(zhí)行的指令產(chǎn)生未定指令中斷*M控制位*M控制位控制處理器模式，具體含義如下： M4:0       處理器模式      可訪問的寄存器 ob10000  user                  pc,r14r0,

11、CPSR 0b10001  FIQ                   PC,R14_FIQ-R8_FIQ,R7R0,CPSR,SPSR_FIQ 0b10010  IRQ                

12、;   PC,R14_IRQ-R13_IRQ,R12R0,CPSR,SPSR_IRQ 0B10011  SUPERVISOR     PC,R14_SVC-R13_SVC,R12R0,CPSR,SPSR_SVC 0b10111  ABORT             PC,R14_ABT-R13_ABT,R12R0,CPSR,SPSR_ABT 0b11011&

13、#160; UNDEFINEED     PC,R14_UND-R8_UND,R12R0,CPSR,SPSR_UND 0b11111  SYSTEM           PC,R14-R0,CPSR(ARM V4以及更高版本）*CPSR中的其他位*這些位用于將來擴展。應(yīng)用軟件不要操作這些位。在ARM體系中通常有以下3種方式控制程序的執(zhí)行流程：*在正常執(zhí)行過程中，每執(zhí)行一條ARM指令，程序計數(shù)器(PC)的值加4個字節(jié)；

14、每執(zhí)行一條Thumb指令，程序計數(shù)器寄存器(PC)加2個字節(jié)。整個過程是按順序執(zhí)行。*跳轉(zhuǎn)指令，程序可以跳轉(zhuǎn)到特定的地址標號處執(zhí)行，或者跳轉(zhuǎn)到特定的子程序處執(zhí)行。其中,B指令用于執(zhí)行跳轉(zhuǎn)操作；BL指令在執(zhí)行跳轉(zhuǎn)操作同時，保存子程序的返回地址；BX指令在執(zhí)行跳轉(zhuǎn)操作同時，根據(jù)目標地址為可以將程序切換到Thumb狀態(tài)；BLX指令執(zhí)行3個操作，跳轉(zhuǎn)到目標地址處執(zhí)行，保存子程序的返回地址，根據(jù)目標地址為可以將程序切換到Thumb狀態(tài)。*當異常中斷發(fā)生時，系統(tǒng)執(zhí)行完當前指令后，將跳轉(zhuǎn)到相應(yīng)的異常中斷處理程序處執(zhí)行。當異常中斷處理程序執(zhí)行完成后，程序返回到發(fā)生中斷指令的下條指令處執(zhí)行。在進入異常中斷處理程

15、序時，要保存被中斷程序的執(zhí)行現(xiàn)場，從異常中斷處理程序退出時，要恢復(fù)被中斷程序的執(zhí)行現(xiàn)場。ARM中異常中斷的種類*復(fù)位（RESET)*當處理器復(fù)位引腳有效時，系統(tǒng)產(chǎn)生復(fù)位異常中斷，程序跳轉(zhuǎn)到復(fù)位異常中斷處理程序處執(zhí)行。復(fù)位異常中斷通常用在下面幾種情況下：系統(tǒng)加電時；系統(tǒng)復(fù)位時；跳轉(zhuǎn)到復(fù)位中斷向量處執(zhí)行成為軟復(fù)位。*未定義的指令*當ARM處理器或者是系統(tǒng)中的協(xié)處理器認為當前指令未定義時，產(chǎn)生未定義的指令異常中斷，可以通過改異常中斷機制仿真浮點向量運算。*軟件中斷*這是一個由用戶定義的中斷指令。可用于用戶模式下的程序調(diào)用特權(quán)操作指令。在實時操作系統(tǒng)中可以通過該機制西線系統(tǒng)功能調(diào)用。*指令與取終止（P

16、refechAbort)*如果處理器預(yù)取的指令的地址不存在，或者該地址不允許當前指令訪問，當被預(yù)取的指令執(zhí)行時，處理器產(chǎn)生指令預(yù)取終止異常中斷。*數(shù)據(jù)訪問終止（DATAABORT）如果數(shù)據(jù)訪問指令的目標地址不存在，或者該地址不允許當前指令訪問，處理器產(chǎn)生數(shù)據(jù)訪問終止異常中斷*外部中斷請求(IRQ)*當處理器的外部中斷請求引腳有效，而且CPSR的寄存器的I控制位被清除時，處理器產(chǎn)生外部中斷請求異常中斷。系統(tǒng)中個外設(shè)通過該異常中斷請求處理服務(wù)。*快速中斷請求（FIQ）*當處理器的外部快速中斷請求引腳有效，而且CPSR的F控制位被清除時，處理器產(chǎn)生外部中斷請求異常中斷異常中斷向量表及異常中斷優(yōu)先級中

17、斷向量表指定了個異常中斷及其處理程序的對應(yīng)關(guān)系。他通常存放在存儲地址的低端。在ARM體系中，異常中斷向量表的大小為32字節(jié)，其中每個異常中斷占據(jù)4個字節(jié)大小，保留了4個字節(jié)空間。每個異常中斷對應(yīng)的中斷向量表中的4個字節(jié)的空間中存放了一個跳轉(zhuǎn)指令或者一個向PC寄存器中賦值的數(shù)據(jù)訪問指令。通過這兩種指令，程序?qū)⑻D(zhuǎn)到相應(yīng)的異常中斷處理程序處執(zhí)行。當幾個異常中斷同時發(fā)生時，就必須按照一定的次序來處理這些異常中斷。各個異常中斷的中斷向量地址以及中斷的處理優(yōu)先級中斷向量地址           異常中斷類

18、型             異常中斷模式               優(yōu)先級（6最低）0x00                   復(fù)位  

19、                   特權(quán)模式                   10x04            &

20、#160;      未定義的指令             未定義指令終止模式         60x08                   軟件中斷 

21、60;               特權(quán)模式                   60x0C               

22、0;   指令預(yù)取終止             終止模式                   50x10              

23、0;    數(shù)據(jù)訪問終止             終止模式                   20x14                   保留