計算機組成原理(第三章)

1、計算機組成原理第三章第三章 內部存儲系統(tǒng)內部存儲系統(tǒng) 課程教學要求本章內容本章內容：存儲器概述存儲器概述 隨機讀寫存儲器隨機讀寫存儲器- -SRAM/DRAM只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器 并行存儲器并行存儲器cachecache存儲器存儲器 本章小結本章小結3.1 存儲器概述存儲器概述 1 1 存儲器分類存儲器分類 2 2 存儲器的分級結構存儲器的分級結構 3 3 存儲器的技術指標存儲器的技術指標存儲器概述存儲器概述存儲器是計算機系統(tǒng)中的記憶設備，用來存放數碼化后的存儲器是計算機系統(tǒng)中的記憶設備，用來存放數碼化后的程序和數據。程序和數據。存儲介質主要為：存儲介質主要為：半導體器

2、件半導體器件和和磁性材料磁性材料。 存儲器中最小的構成單位為存儲器中最小的構成單位為“存儲元存儲元”，它可存儲，它可存儲一位二進制代碼，其通常由一個一位二進制代碼，其通常由一個雙穩(wěn)態(tài)邏輯電路雙穩(wěn)態(tài)邏輯電路或或一個磁化元構成。一個磁化元構成。若干個若干個“存儲元存儲元”組成一個組成一個存儲單元存儲單元；大量存儲單元組成一個大量存儲單元組成一個存儲器存儲器。存儲器分類存儲器分類3.1.1 3.1.1 存儲器分類存儲器分類Q QR S 0 1 1 0 半導體存儲器半導體存儲器 ： 磁表面存儲器磁表面存儲器 ： 按存儲介質分按存儲介質分 按存取方式分按存取方式分 隨機存儲器隨機存儲器：內容都能被隨機訪

3、問，且存取時間：內容都能被隨機訪問，且存取時間和存儲單元的物理位置無關。和存儲單元的物理位置無關。順序存儲器：順序存儲器：存取時間與存儲單元的物理位置有存取時間與存儲單元的物理位置有關。關。存儲器分類存儲器分類存儲器的分類方法存儲器的分類方法: 只讀存儲器只讀存儲器(ROM)：內容只能讀出而不能寫入。：內容只能讀出而不能寫入。 隨機讀寫存儲器隨機讀寫存儲器(RAM)：內容既能讀出又能寫入。：內容既能讀出又能寫入。 按存儲器的讀寫功能分按存儲器的讀寫功能分 按存儲信息的易失性分按存儲信息的易失性分 易失性存儲器易失性存儲器：斷電后：斷電后, , 信息即消失。信息即消失。非易失性存儲器：非易失性存

4、儲器：斷電后斷電后, , 信息仍然可保留。信息仍然可保留。 按在計算機系統(tǒng)中的作用分按在計算機系統(tǒng)中的作用分 包括：包括：主存儲器主存儲器、輔助存儲器輔助存儲器、高速緩沖存儲器高速緩沖存儲器、控控制存儲器制存儲器等等。存儲器分類存儲器分類存儲器的分級結構存儲器的分級結構3.1.2 3.1.2 存儲器的分級結構存儲器的分級結構 對存儲器要求對存儲器要求: : 容量大，速度快，成本低。容量大，速度快，成本低。目前通常采用目前通常采用多級存儲器體系結構多級存儲器體系結構，即：，即：“寄存器寄存器+ +高速緩沖存儲器高速緩沖存儲器+ +主存儲器主存儲器+ +外存儲器外存儲器” （CAI演示）演示）兼顧

5、速度、容兼顧速度、容量和成本量和成本高高低低小小大大快快慢慢輔存輔存寄存器寄存器Cache主存主存磁盤磁盤光盤光盤磁帶磁帶光盤光盤磁帶磁帶速度速度 容量容量 價格價格 位位CPUCPU主機主機多級存儲器體系結構特點多級存儲器體系結構特點：存儲器的目標存儲器的目標注意注意： CPU能直接訪問的存儲單元為：寄存器、能直接訪問的存儲單元為：寄存器、Cache和內存儲器。和內存儲器。（主機內的存儲單元主機內的存儲單元） CPU不能直接訪問不能直接訪問外存儲器外存儲器，外存儲器的信息必，外存儲器的信息必須調入內存儲器后才能為須調入內存儲器后才能為CPU所處理。所處理。 主存儲器的性能指標主要是：主存儲器

6、的性能指標主要是：存儲容量、存取時間、存儲容量、存取時間、存儲周期和存儲器帶寬存儲周期和存儲器帶寬。 (1)(1)字（或字節(jié)）存儲單元字（或字節(jié)）存儲單元： 存放一個機器字存放一個機器字（或字節(jié)）（或字節(jié)）的存儲單元。的存儲單元。(2)(2)存儲單元地址存儲單元地址：稱為機器字的地址：稱為機器字的地址( (字地址或字節(jié)地址字地址或字節(jié)地址) )。 一個機器字的長度可以為一個字節(jié)（一個機器字的長度可以為一個字節(jié)（8 8位）；也可以為多位）；也可以為多個字節(jié)個字節(jié)( (如如1616位、位、3232位、位、6464位等）。位等）。 存儲單元可以按字節(jié)編址；也可按機器字編址。存儲單元可以按字節(jié)編址；也

7、可按機器字編址。3.1.3 3.1.3 主存儲器的技術指標主存儲器的技術指標 存儲器的技術指標存儲器的技術指標主存儲器的主要技術指標歸納：（書主存儲器的主要技術指標歸納：（書P67P67）1 基本基本SRAM存儲元陣列存儲元陣列2 SRAM存儲器結構存儲器結構3 主存儲器組成實例主存儲器組成實例4 高性能的主存儲器高性能的主存儲器隨機讀寫存儲器隨機讀寫存儲器3.2 3.2 靜態(tài)讀寫存儲器靜態(tài)讀寫存儲器內容：內容： SRAM 基本靜態(tài)存儲元基本靜態(tài)存儲元 SRAM存儲元存儲元 由由雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器組成組成 。 觸發(fā)器的兩個輸出穩(wěn)態(tài)，可分別地表示：觸發(fā)器的兩個輸出穩(wěn)態(tài)，可分別地表示：1和和

8、0 。 一個存儲元一個存儲元可以存儲一位二進制代碼，且可以存儲一位二進制代碼，且只要電只要電源保持源保持, , 信息就不會丟失信息就不會丟失。 成行、成列存儲元的連接組合，成行、成列存儲元的連接組合，即可構成即可構成SRAM存儲器。存儲器。 （見教材（見教材P68P68圖圖3.2)3.2)SRAM存儲器存儲器3.2.1基本基本SRAM存儲元陣列存儲元陣列基本組成如下：基本組成如下： 存儲體存儲體：存儲單元的集合。：存儲單元的集合。 存儲地址存儲地址：每個存儲單元都有一個地址（：每個存儲單元都有一個地址（二進制代二進制代 碼碼）。）。 地址譯碼器地址譯碼器：將二進制形式的地址碼轉換成輸出端：將二

9、進制形式的地址碼轉換成輸出端 的選擇信號，以選擇所要訪問的存儲的選擇信號，以選擇所要訪問的存儲 單元。單元。3.2.2. SRAM存儲器存儲器的組成與結構的組成與結構SRAM存儲器存儲器地址譯碼有兩種方式：地址譯碼有兩種方式： 單譯碼法單譯碼法： 一個地址譯碼器一個地址譯碼器，適用于小容量存儲器；，適用于小容量存儲器； 雙譯碼法雙譯碼法： X向和向和Y向向兩個譯碼器兩個譯碼器，適用于大容量存儲器。，適用于大容量存儲器。 （常用）（常用）實現(xiàn)方法實現(xiàn)方法： 用行選擇線用行選擇線(X線線)和列選擇線和列選擇線(Y線線)的交叉來選定的交叉來選定地址所對應的存儲單元。地址所對應的存儲單元。 （見后例見

10、后例） 某存儲器容量為：某存儲器容量為：40961位，分析其尋址過程位，分析其尋址過程 。地址譯碼方法分析地址譯碼方法分析: 已知：已知： 存儲器共有存儲器共有4096個存儲單元，對應有個存儲單元，對應有4096個地址。個地址。 4096=212 存儲單元地址碼為存儲單元地址碼為12位代碼位代碼（12位位地址碼地址碼）。 例例 ：SRAM存儲器存儲器譯譯碼碼器器.12位位地址地址.4096個輸出個輸出（12/4096譯碼器）譯碼器）（1）若采用單譯碼法產生地址譯碼，則若采用單譯碼法產生地址譯碼，則12位地址位地址碼送譯碼器，譯碼輸出為碼送譯碼器，譯碼輸出為4096根線，用以選擇根線，用以選擇4

11、096個存儲單元。個存儲單元。（2）若若存儲單元采用行存儲單元采用行/列矩陣結構，列矩陣結構，則可用雙地址譯則可用雙地址譯碼法：將碼法：將12位地址分為位地址分為X、Y兩組，每組兩組，每組6位。位。 即：即： 4096=212=2626=6464。 這樣，利用這樣，利用X譯碼器輸出與譯碼器輸出與Y譯碼器輸出的交叉譯碼器輸出的交叉選擇，同樣可以確定出選擇，同樣可以確定出4096個存儲單元。而兩個譯碼個存儲單元。而兩個譯碼器的輸出，總共僅有：器的輸出，總共僅有： 64+64=128根線。根線。 （顯然大大顯然大大減少了譯碼器的輸出減少了譯碼器的輸出線數！線數！)X譯譯碼碼器器6位位X地址地址.Y譯

12、碼器譯碼器6位位Y地址地址.雙地址譯碼法雙地址譯碼法: :64641111110 0 0 0 0 0例如，單元地址為：例如，單元地址為：111111000000（CAI演示）演示）對應的存儲對應的存儲單元被選中單元被選中32K8位位SRAM的基本邏輯結構的基本邏輯結構: (教材教材P68) 存儲單元存儲單元32K=215, 地址碼需要地址碼需要15位位。采用采用雙譯碼法雙譯碼法：行：行(X)地址地址8位位 對應對應 28=256行；行； 列列(Y)地址地址7位位 對應對應 27=128列列。I/O控制控制： 控制對被選中的單元讀出或寫入，并控制對被選中的單元讀出或寫入，并 具有信息放大的作用。

13、具有信息放大的作用。？OE: 輸出允許控制輸出允許控制R/WE: 讀讀/寫控制寫控制輸入輸入/輸出驅動輸出驅動: 用三態(tài)門用三態(tài)門緩沖器實現(xiàn)。緩沖器實現(xiàn)。片選片選CS: 低電平有效。僅當低電平有效。僅當CS有效時，芯片被選有效時，芯片被選 中，芯片才被啟動工作。允許外部對芯片中，芯片才被啟動工作。允許外部對芯片 中的存儲單元進行讀寫操作。中的存儲單元進行讀寫操作?？刂菩盘枺篛E: 輸出允輸出允 許控制許控制R/WE: 讀讀/寫寫 控制控制CS：片選信號：片選信號地址信號地址信號數據信號數據信號控制信號控制信號CPU對存儲器進行讀對存儲器進行讀/寫操作過程寫操作過程： 首先由地址總線給出首先由地

14、址總線給出地址信號地址信號（選擇存儲單元）；（選擇存儲單元）； 對存儲器發(fā)出讀操作或寫操作的對存儲器發(fā)出讀操作或寫操作的控制信號控制信號； 被選中的存儲單元通過被選中的存儲單元通過數據總線數據總線與與CPU進行信進行信息交互。息交互?？梢娍梢姡?存儲器與存儲器與CPU之間，至少要有：之間，至少要有： 地址線地址線連接連接 數據線數據線連接連接 控制線控制線連接。連接。 基本連接基本連接 存儲器與存儲器與CPU的基本的基本連接連接 SRAM存儲器存儲器 計算機是一個有計算機是一個有嚴格時序控制嚴格時序控制要求的機器。在要求的機器。在存儲器與存儲器與CPU連接時，連接時，CPU的控制信號與存儲器的

15、的控制信號與存儲器的讀、寫周期之讀、寫周期之間的配合問題是非常重要的。間的配合問題是非常重要的。 例如例如: : 讀讀/ /寫時間與讀寫時間與讀/ /寫周期是兩個不同的概念。寫周期是兩個不同的概念。 3.2.3 3.2.3 SRAM的讀、的讀、寫周期時序分析寫周期時序分析SRAM存儲器存儲器 讀出時間讀出時間：是指從是指從CPU啟動讀操作開始，到所讀啟動讀操作開始，到所讀出的數據信息穩(wěn)定地出現(xiàn)到外部數據總線上所經歷出的數據信息穩(wěn)定地出現(xiàn)到外部數據總線上所經歷的時間。的時間。 讀周期時間讀周期時間：則是指對存儲片進行則是指對存儲片進行連續(xù)兩次讀操連續(xù)兩次讀操作作時所允許的最小間隔時間。時所允許的

16、最小間隔時間。 顯然總有：顯然總有：讀出時間讀出時間 讀周期時間讀周期時間， 以確保正確地讀出數據。（見后圖）以確保正確地讀出數據。（見后圖）以讀操作為例以讀操作為例： SRAM的讀出周期波形的讀出周期波形（寫周期寫周期: 與讀周期情況類似）與讀周期情況類似）注意注意：為了確保數據總線上的信息可靠地寫入或為了確保數據總線上的信息可靠地寫入或 讀出存儲器，應保證下面的讀出存儲器，應保證下面的工作條件工作條件： 片選片選CS、讀、讀/寫命令寫命令R/WE信號都為有效，并且信號都為有效，并且都具有適當的寬度都具有適當的寬度tW (確保確保存儲器的可靠讀存儲器的可靠讀/寫寫）； 在存儲器的讀在存儲器的

17、讀/寫過程中，數據、地址必須保持穩(wěn)寫過程中，數據、地址必須保持穩(wěn)定。定。（見后圖）（見后圖）地址有效時間地址有效時間SRAM存儲器存儲器 SRAM的寫入周期波形的寫入周期波形WE在數據變化期間必須為高，防止發(fā)生錯誤寫入而破壞存儲器在數據變化期間必須為高，防止發(fā)生錯誤寫入而破壞存儲器的內容。地址有效后經過的內容。地址有效后經過taw后，后，WE才能有效。并且只有才能有效。并且只有WE變?yōu)楦唠娖胶笤俳涍^變?yōu)楦唠娖胶笤俳涍^twR后，地址信號才允許改變。后，地址信號才允許改變。 下圖是某下圖是某SRAM的寫入時序圖。其中的寫入時序圖。其中R/W是讀是讀/寫寫命令控制線，當命令控制線，當R/W線為低電平

18、時（寫有效）線為低電平時（寫有效）,存儲存儲器按給定地址把數據線上的數據寫入存儲器。請指器按給定地址把數據線上的數據寫入存儲器。請指出下圖寫入時序中的錯誤，并畫出正確的寫入時序出下圖寫入時序中的錯誤，并畫出正確的寫入時序圖。圖?！纠纠? 1】參見書】參見書P70P70SRAM存儲器存儲器有問題有問題嗎？嗎？ 通常，當通常，當R/W線為有效信號時，地址線和數據線線為有效信號時，地址線和數據線的電平必須是的電平必須是穩(wěn)定的穩(wěn)定的。這樣，當。這樣，當R/W線為有效電平時，線為有效電平時，數據才可以穩(wěn)定地被讀出或寫入存儲器。數據才可以穩(wěn)定地被讀出或寫入存儲器。 因此，本題時序圖的問題就在于：當因此，

19、本題時序圖的問題就在于：當R/W線、線、CS信信號處于低電平時，數據、地址都未穩(wěn)定，出現(xiàn)了數值號處于低電平時，數據、地址都未穩(wěn)定，出現(xiàn)了數值的變化，進而會造成讀寫錯誤。的變化，進而會造成讀寫錯誤?！窘狻俊窘狻坑袉栴}有問題！注意到注意到： 在在CS和和R/W均有效時，地址線和數據線上的數值均有效時，地址線和數據線上的數值必須是穩(wěn)定的。必須是穩(wěn)定的。正確時序正確時序 正確的寫入時序見下圖：正確的寫入時序見下圖：1 1動態(tài)存儲元記憶原理動態(tài)存儲元記憶原理 DRAM比比SRAM集成度更高，容量比更大，是構成集成度更高，容量比更大，是構成主存儲器的主要芯片。主存儲器的主要芯片。（基本結構見書（基本結構見

20、書P71） DRAM存儲器存儲器3.3 DRAM存儲器存儲器以單管動態(tài)存儲元原理電路為例，說明以單管動態(tài)存儲元原理電路為例，說明DRAM原理原理: 單管單管DRAM存儲元由一個存儲元由一個MOS管管T1和一個電容和一個電容C構成構成.見后圖：見后圖： 寫入寫入：字選擇：字選擇線為線為“1”1”，T T1 1管管導通，寫入信息由導通，寫入信息由位線位線( (數據線數據線) )存入存入電容電容C C中；中； 讀出讀出：字選擇：字選擇線為線為“1”1”，存儲，存儲在電容在電容C C上的電荷，上的電荷，通過通過T T1 1輸出到數據輸出到數據線上，通過讀出放線上，通過讀出放大器即可得到存儲大器即可得到

21、存儲信息。信息。DRAM存儲器存儲器單管單管讀寫讀寫/刷刷新控制新控制結電容結電容+ + + +結電容上的信息結電容上的信息無法長時間駐存無法長時間駐存, , 存儲的信息需存儲的信息需要定時要定時“刷新刷新”。信息由結電容信息由結電容C保存保存 信息信息“刷新刷新”方方法法空讀法空讀法： 通過空讀，把通過空讀，把 CD上的預充電上的預充電荷補充結電容荷補充結電容C上的信息上的信息 。信息存儲特征信息存儲特征+ + + + + + +刷新方法刷新方法: : 由外界按一定規(guī)律定時給結電容由外界按一定規(guī)律定時給結電容C進行充電，補進行充電，補充充C上的信息電荷，這就是所謂的上的信息電荷，這就是所謂的

22、“再生再生”和和“刷刷新新”。可知：可知：DRAM需要定時需要定時“刷新刷新”，才能保持住存儲內容，才能保持住存儲內容不不 丟失。丟失。刷新實現(xiàn)刷新實現(xiàn)： 定時給全部存儲元電路執(zhí)行一遍定時給全部存儲元電路執(zhí)行一遍“空讀空讀”操作操作（信（信息不向外輸出），實現(xiàn)信息息不向外輸出），實現(xiàn)信息“刷新刷新”。只有行選擇，無列選擇信號只有行選擇，無列選擇信號刷新操作刷新操作+ + + + + + +同一行上的所有同一行上的所有存儲單元被同時刷新存儲單元被同時刷新刷新刷新（定時刷新所有存儲單元定時刷新所有存儲單元） DRAM存儲器芯片的結構大體與存儲器芯片的結構大體與SRAM存儲器芯存儲器芯片相似，由存儲

23、體與外圍電路構成。但它集成度更片相似，由存儲體與外圍電路構成。但它集成度更高，外圍電路更復雜。高，外圍電路更復雜。 例：以例：以16K1位的位的DRAM存儲器芯片存儲器芯片2116為例，為例，分析分析DRAM的結構特點。的結構特點。2. DRAM存儲芯片結構存儲芯片結構 2116芯片容量芯片容量：16K1位，位，存儲單元矩陣為存儲單元矩陣為: 16K=214 =2727=128128 （行（行列）列）（由（由7根地址線分時送出根地址線分時送出7位行地址和位行地址和7位列地址）位列地址） 當某一行被選中時，該行上的當某一行被選中時，該行上的128個存儲元同時個存儲元同時都被選通到讀出放大器，每一

24、個存儲元的信息都被都被選通到讀出放大器，每一個存儲元的信息都被鑒別且鎖存和刷新。鑒別且鎖存和刷新。 再由列譯碼器從再由列譯碼器從128個放大器中選通一個，確定出個放大器中選通一個，確定出被選中的存儲單元，并將其信息讀出送至輸出鎖存被選中的存儲單元，并將其信息讀出送至輸出鎖存器和緩沖器中去。器和緩沖器中去。 （見后圖見后圖）DRAM芯片芯片2116邏輯結構圖邏輯結構圖( (行行) )( (行行) )RASCAS RAS：將行地址鎖入行地址鎖存器：將行地址鎖入行地址鎖存器 CAS：將列地址鎖入列地址鎖存器。：將列地址鎖入列地址鎖存器。 為了提高芯片的集成度，為了提高芯片的集成度，DRAM通常采用分

25、時送通常采用分時送出行、列地址的方法，來減少地址線的條數。因此，出行、列地址的方法，來減少地址線的條數。因此，需要增加行地址選擇需要增加行地址選擇RAS、列地址選擇、列地址選擇CAS，刷新控，刷新控制等控制信號和部件。制等控制信號和部件。3. DRAM的讀寫時序與刷新時序的讀寫時序與刷新時序DRAM存儲器存儲器 讀周期讀周期：從從RAS脈沖變低（有效）開始，到下一脈沖變低（有效）開始，到下一次再次變低時刻。次再次變低時刻。 寫周期寫周期：要求數據在寫信號要求數據在寫信號WE有效前的規(guī)定時有效前的規(guī)定時間內有效，并保持規(guī)定的時間。間內有效，并保持規(guī)定的時間。 （R/WE信號為低，信號為低，寫有效

26、寫有效）DRAM的刷新時序的刷新時序DRAM存儲器存儲器 刷新操作刷新操作：已知已知DRAM需要定時對整個芯片刷新。需要定時對整個芯片刷新。 每次的刷新過程每次的刷新過程： 由行地址選中的某行，該行上的由行地址選中的某行，該行上的所有存儲元（單元）被同時刷新。所有存儲元（單元）被同時刷新。注注：(1) 在刷新過程中，存儲器不對外服務；在刷新過程中，存儲器不對外服務； (2) 每刷新一次所用時間，為一次存儲器的存取每刷新一次所用時間，為一次存儲器的存取 時間；時間； (3) 為了控制刷新，常需要加入刷新定時器、刷為了控制刷新，常需要加入刷新定時器、刷 新計數器等外部電路。新計數器等外部電路。 刷

27、新周期刷新周期：對整個存儲器的兩次刷新結束時刻之間對整個存儲器的兩次刷新結束時刻之間的間隔，稱為的間隔，稱為刷新周期刷新周期。一般為。一般為2ms，4ms或或8ms。 刷新方法刷新方法：對對DRAM逐行逐行“空讀空讀”方式。方式。DRAM存儲器存儲器以以2116芯片為例，容量：芯片為例，容量： 16K1（位）（位）存儲元矩陣為存儲元矩陣為: 16K=214 =2727=128128 （行（行列）列） 對芯片刷新對芯片刷新128次（每次刷新一行），即可次（每次刷新一行），即可完成對整個芯片的刷新。完成對整個芯片的刷新。 常用的刷新方式有兩種，一種是常用的刷新方式有兩種，一種是集中式集中式，另一種

28、是另一種是分散式（或稱：異步式）分散式（或稱：異步式）。DRAM存儲器存儲器刷新方式刷新方式：在整個刷新間隔內，前一段時間正常進行讀在整個刷新間隔內，前一段時間正常進行讀/ /寫寫周期或維持周期，不進行任何刷新操作。周期或維持周期，不進行任何刷新操作。 當需要進行刷新操作時，則暫停存儲器讀當需要進行刷新操作時，則暫停存儲器讀/ /寫操寫操作，逐行、集中地刷新整個存儲器。作，逐行、集中地刷新整個存儲器。 這種刷新方法只適用于小容量的高速存儲器。這種刷新方法只適用于小容量的高速存儲器。 1 1、集中式刷新集中式刷新：以以2116芯片為例芯片為例：（128行行128列）列） 假設芯片的信息維持時間（

29、刷新周期）為假設芯片的信息維持時間（刷新周期）為2ms，芯片讀寫周期為芯片讀寫周期為0.5 s，則在一個刷新周期，則在一個刷新周期2ms內內, 可可有有4000個芯片讀寫周期。個芯片讀寫周期。 在一個刷新周期內，整個芯片總共需要在一個刷新周期內，整個芯片總共需要128次刷次刷新。新。 若采用若采用集中式刷新集中式刷新，將，將128次刷新操作集中進次刷新操作集中進行，則如圖所示：行，則如圖所示：64 s死時間死時間集中刷新集中刷新128次次集中式刷新方法的特點：集中式刷新方法的特點： （1 1）由于刷新工作集中進行，對芯片的正常讀）由于刷新工作集中進行，對芯片的正常讀/ /寫寫周期不周期不產生影

30、響；產生影響； （2 2）由于刷新工作的集中進行，會造成芯片）由于刷新工作的集中進行，會造成芯片“死時間死時間”過過長長的問題。的問題。 （因為芯片在刷新過程中，需禁止外部（因為芯片在刷新過程中，需禁止外部I/O的讀的讀/寫操作）寫操作）方法方法：在：在2ms內，分散地把內，分散地把128行刷新一遍，行刷新一遍， 例如：例如： 2000 s128 15.5 s， 即：每隔即：每隔15.5 s刷新一行。刷新一行。（見下圖見下圖）2 2、分散式刷新分散式刷新：（又稱：異步式刷新）：（又稱：異步式刷新） 正常讀正常讀寫寫正常讀正常讀寫寫刷新刷新刷新刷新可見：分散式刷新既在要求的時間內完成了整個芯片的

31、刷新，可見：分散式刷新既在要求的時間內完成了整個芯片的刷新，又消除了又消除了“死時間死時間”問題。問題。 這種刷新方式最為合理，因而被廣泛采用。這種刷新方式最為合理，因而被廣泛采用。 動態(tài)動態(tài)RAM和靜態(tài)和靜態(tài)RAM的比較的比較DRAMSRAM存儲原理存儲原理集成度集成度芯片引腳芯片引腳功耗功耗價格價格速度速度刷新刷新電容電容觸發(fā)器觸發(fā)器高高低低少少多多小小大大低低高高稍慢稍慢快快需要需要不需要不需要主存主存M高速緩存高速緩存Cache 存儲器芯片的容量是有限的，為了滿足實際存存儲器芯片的容量是有限的，為了滿足實際存儲器的容量要求，需要對存儲器進行擴展。儲器的容量要求，需要對存儲器進行擴展。S

32、RAM存儲器存儲器3.3.4 存儲器容量的擴充存儲器容量的擴充主要擴展方法有：主要擴展方法有： 位擴展位擴展、字擴展字擴展、位字同時擴展位字同時擴展等。等。 特點：只加長每個存儲單元的字（位）長，而不增只加長每個存儲單元的字（位）長，而不增 加存儲單元的數量。加存儲單元的數量。 例例 使用使用8K1位位的的RAM存儲器芯片，組成存儲器芯片，組成8K8位位的存儲器，的存儲器，見見CAI演示演示。 由由CAI演示可知：需要用演示可知：需要用8塊芯片（塊芯片（位擴展位擴展）來構成）來構成8K8位位存儲器。存儲器。 (1) 位擴展法位擴展法：（增加存儲字長）（增加存儲字長） 用用 1K4位存儲芯片組成

33、位存儲芯片組成1K8位的存儲器。位的存儲器。？片？片 例例：位擴展存儲器與：位擴展存儲器與CPU的連接的連接 10根地址線根地址線DDD0479AA021142114CSR/WE2 2片片8根數據線根數據線1K41K4CPU高高4位位低低4位位？(2) (2) 字擴展法字擴展法: :特點：增加存儲單元的數量增加存儲單元的數量，而各單元的位數不變而各單元的位數不變。 由于增加了存儲單元數量，需增加存儲體的個由于增加了存儲單元數量，需增加存儲體的個數。數。 需要用需要用片選信號片選信號CS來選擇各存儲體。來選擇各存儲體。 例例 用用16K8位位的芯片組成的芯片組成64K8位位的存儲的存儲器（需采用

34、字擴展法），存儲器連接圖見器（需采用字擴展法），存儲器連接圖見CAI演示演示，需要用需要用4塊芯片（塊芯片（字擴展字擴展）來構成存儲器）來構成存儲器。SRAM存儲器存儲器(3) (3) 字、位同時擴展法字、位同時擴展法: : 設：設：一個存儲器的容量為一個存儲器的容量為MN位，若使用位，若使用Lk位位的芯片的芯片(LM, kN)，需要在字向和位向同時進行擴展。，需要在字向和位向同時進行擴展。此時共需要此時共需要(MN)/(Lk)個存儲器芯片。個存儲器芯片。 例例： 利用利用2K4位的存儲芯片，組成位的存儲芯片，組成16K8位位的存的存儲器，共需要多少塊芯片？儲器，共需要多少塊芯片？ 畫出存儲系

35、統(tǒng)原理框圖。畫出存儲系統(tǒng)原理框圖。 解解： 即：共需要即：共需要16塊芯片。塊芯片。( (既包含位擴展，又包含字擴展既包含位擴展，又包含字擴展） 存儲系統(tǒng)原理框圖存儲系統(tǒng)原理框圖：見黑板。：見黑板。162842816 KK (4) 存儲器與存儲器與CPU的連接的連接 (1) 地址線的連接地址線的連接(2) 數據線的連接數據線的連接(3) 讀讀/寫命令線的連接寫命令線的連接(4) 片選線的連接片選線的連接(5) 合理選擇存儲芯片合理選擇存儲芯片(6) 其他其他 時序、負載時序、負載例例: 用用16K8位的位的DRAM芯片組成芯片組成64K32位存儲位存儲 器，要求分析：器，要求分析：(1) 共需

36、要多少芯片？畫出該存儲器的組成邏輯框圖。共需要多少芯片？畫出該存儲器的組成邏輯框圖。(2) 設存儲器讀設存儲器讀/寫周期為寫周期為0.5S, CPU在在1S內至少要訪內至少要訪問一次存儲器。試問采用哪種刷新方式比較合理？兩問一次存儲器。試問采用哪種刷新方式比較合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍所需的實際刷新時間是多少？一遍所需的實際刷新時間是多少？ （設：芯片刷新周（設：芯片刷新周期期T=2ms）存儲系統(tǒng)設計舉例存儲系統(tǒng)設計舉例： （教材（教材P101,習題第習題第3題）題）解：解：（1）要組成）要組成64K32位存儲器，需

37、存儲芯片數為：位存儲器，需存儲芯片數為： N=（64K32位）位）/（16K8位）位）=16（片）（片） 每每4片芯片（位擴展）組成一組片芯片（位擴展）組成一組16K32位位的存儲的存儲區(qū)，組內地址為區(qū)，組內地址為14位（位（A0A13）。）。 共有共有4組，組，構成構成64K32位位存儲器，需存儲器，需用地址用地址A14、A15 經經2:4譯碼器產生譯碼器產生4個片選信號個片選信號CS0CS3 ，作為，作為4組組存儲器的選擇控制信號存儲器的選擇控制信號 。 （見后圖見后圖）(16K8位位)4 (1)(16K8位位)4 (4)存儲系統(tǒng)邏輯框圖存儲系統(tǒng)邏輯框圖如下所示：如下所示： 0CS3CSA

38、13|A0A15A14（2 2）依題意，因為）依題意，因為CPU在在1S內至少訪問內存一次，內至少訪問內存一次， 需采用分散式刷新方式需采用分散式刷新方式。 設設: 16K8位存儲芯片的陣列結構為位存儲芯片的陣列結構為128行行128列列8，按行刷，按行刷新，共需刷新新，共需刷新128次。刷新周期次。刷新周期T=2ms，則分散式刷新的間隔時間，則分散式刷新的間隔時間為：為：則兩次刷新的最大時間間隔發(fā)生的示意圖如下：則兩次刷新的最大時間間隔發(fā)生的示意圖如下：可見，兩次刷新的最大時間間隔可見，兩次刷新的最大時間間隔 tmax: tmax=15.5-0.5=15 (s)smst 5 .151282對

39、全部存儲單元刷新一遍所用的總時間為對全部存儲單元刷新一遍所用的總時間為tRtR 0.5128=64 (s) 可知可知: 若采用集中式刷新若采用集中式刷新, 則產生則產生64s的的“死時間死時間”, 這顯然不符合題目的要求這顯然不符合題目的要求. 1. CDRAM芯片芯片 CDRAM芯片又稱增強型芯片又稱增強型DRAM芯片。芯片。其特點其特點：在：在DRAM芯片上集成了一個小容量芯片上集成了一個小容量SRAM高速緩沖存儲高速緩沖存儲器，從而使器，從而使DRAM芯片的性能得到顯著改進。芯片的性能得到顯著改進。 某某EDRAM芯片，容量芯片，容量1M4位，其結構框圖：位，其結構框圖： CAI演示演示

40、 結構上采用：（結構上采用：（211 29） 4=（2048 512） 4 3.3.5 3.3.5 高性能高性能DRAM結構結構 ( (教材教材P75-80P75-80，略略) )高性能的主存儲器高性能的主存儲器 1M單元共需單元共需20位地址，分為：行地址位地址，分為：行地址11位、列地址位、列地址9位。位。 以以SRAM保存一行內容的辦法，對成塊傳送非常保存一行內容的辦法，對成塊傳送非常有利。如果連續(xù)的地址高有利。如果連續(xù)的地址高11位相同，意味著屬于同一位相同，意味著屬于同一行地址，那么連續(xù)變動的行地址，那么連續(xù)變動的9位列地址就會使位列地址就會使SRAM中中相應位組連續(xù)讀出，這稱為相應

41、位組連續(xù)讀出，這稱為猝發(fā)式讀取猝發(fā)式讀取。CDRAM的這種結構還帶來另外兩個優(yōu)點：的這種結構還帶來另外兩個優(yōu)點： 在在SRAM讀出期間可同時對讀出期間可同時對DRAM陣列進行刷新。陣列進行刷新。 芯片內的數據輸出路徑與輸入路徑是分開的，芯片內的數據輸出路徑與輸入路徑是分開的，允許在寫操作完成的同時來啟動同一行的讀操作允許在寫操作完成的同時來啟動同一行的讀操作。高性能的主存儲器高性能的主存儲器SRAM內容內容不需刷新不需刷新 一片一片CDRAM的容量為的容量為1M4位，位，8片這樣的芯片片這樣的芯片(位擴展）可組成位擴展）可組成1M32位的存儲模塊。位的存儲模塊。(書書P78圖）圖）顯然，由于這

42、種存儲模塊本身具有高速成塊存取顯然，由于這種存儲模塊本身具有高速成塊存取能力，模塊內存儲字完全順序排放，以猝發(fā)式存取即能力，模塊內存儲字完全順序排放，以猝發(fā)式存取即可完成高速成塊存取的方式?？赏瓿筛咚俪蓧K存取的方式。 所以，這種存儲模塊在當代微型機中獲得了廣泛所以，這種存儲模塊在當代微型機中獲得了廣泛應用。應用。2. 2. CDRAM構成內存條構成內存條高性能的主存儲器高性能的主存儲器3.4 3.4 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器 （教材教材P80）3.3.1 只讀存儲器只讀存儲器3.3.2 閃速存儲器閃速存儲器1. ROM的分類的分類 只讀存儲器簡稱只讀存儲器簡稱ROM，它存儲

43、的內容，它存儲的內容只能讀出只能讀出，不能寫入不能寫入。其最大優(yōu)點是具有其最大優(yōu)點是具有存儲內容的非易失性存儲內容的非易失性。根據可編程方式不同，根據可編程方式不同，ROM主要分為兩類主要分為兩類： （1 1）掩膜式）掩膜式 （2 2）可編程式）可編程式 3.4.1 只讀存儲器只讀存儲器ROM ROM的分類的分類 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器 例：例： PROM (一次性編程一次性編程) 結構結構VCC行線行線列線列線熔絲熔絲熔絲斷熔絲斷為為 “0”為為 “1”熔絲未斷熔絲未斷熔絲斷熔絲斷不可恢復不可恢復2 2 可編程只讀存儲器可編程只讀存儲器 包括：包括：PROM、 EPRO

44、M、 E2PROM(1)(1)基本存儲元電路基本存儲元電路浮柵雪崩注入型浮柵雪崩注入型EPROM的基本的基本電路結構示意圖電路結構示意圖（見教材見教材P82P82) (2)EPROM存儲元（存儲元（光可擦除光可擦除） 內部結構圖內部結構圖, 見教材見教材P82P82( (3)E2PROM存儲元（存儲元（電可擦除電可擦除） 又稱為：電可擦除又稱為：電可擦除EPROM。用專用電路可將。用專用電路可將ROM內內容擦除。容擦除。 內部結構圖內部結構圖, , 見教材見教材P83P83 EPROM、E2PROM的讀出時序要求與的讀出時序要求與RAM的讀出類似的讀出類似。（EPROM芯片外形）芯片外形）1.

45、1.什么是閃速存儲器什么是閃速存儲器 閃速存儲器是一種高密度、非易失性的讀閃速存儲器是一種高密度、非易失性的讀/ /寫半寫半導體存儲器，它突破了傳統(tǒng)的存儲器體系，改善了現(xiàn)導體存儲器，它突破了傳統(tǒng)的存儲器體系，改善了現(xiàn)有存儲器的特性。有存儲器的特性。 3.4.2 閃速（閃速（FLASH)存儲器存儲器 若不做擦除處理，電子浮動柵若不做擦除處理，電子浮動柵具有非易失性。具有非易失性。2.2.閃速存儲器的存儲元邏輯結構閃速存儲器的存儲元邏輯結構只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器控制端控制端G 端加正電壓端加正電壓, 形成電子浮動柵：形成電子浮動柵： S 與與 D 不導通，寫入不導通，寫入 “

46、0”若若G 端不加正電壓，則不形成浮動柵：端不加正電壓，則不形成浮動柵： S 與與 D 導通，寫入導通，寫入 “1”電子浮動柵電子浮動柵控制端控制端（見教材（見教材P84分析）分析） 3.3.閃速存儲器的工作原理閃速存儲器的工作原理 閃速存儲器是在閃速存儲器是在EPROM功能基礎上，增加了芯片功能基礎上，增加了芯片的的電擦除和重新寫入能力電擦除和重新寫入能力。即：閃存即：閃存FLASH既具有既具有RAM特點、又具備有特點、又具備有ROM特特 點。其陣列結構也與點。其陣列結構也與RAM類似類似（教材（教材P85圖圖3.23）。FLASH存儲器基本操作：存儲器基本操作：（1）編程操作編程操作即：即

47、：寫入操作寫入操作。 所有存儲元的原始狀態(tài)均處所有存儲元的原始狀態(tài)均處“1”狀態(tài)，這是因為狀態(tài)，這是因為擦除操作時控制柵不加正電壓。擦除操作時控制柵不加正電壓。 編程操作的目的是為存儲元的浮空柵補充電子，編程操作的目的是為存儲元的浮空柵補充電子，從而使存儲元改寫成從而使存儲元改寫成“0”狀態(tài)。若存儲元仍保持狀態(tài)。若存儲元仍保持“1”狀狀態(tài)，則控制柵就不加正電壓即可。（態(tài)，則控制柵就不加正電壓即可。（又稱：寫又稱：寫“0”操操作作）（2 2）讀取操作讀取操作控制柵加上正電壓?？刂茤偶由险妷骸?如果存儲元原存如果存儲元原存“1”1”，則浮空柵不帶負電，則浮空柵不帶負電，控制柵上的正電壓足以開啟晶

48、體管。控制柵上的正電壓足以開啟晶體管。 如果存儲元原存如果存儲元原存“0”0”，則浮空柵帶負電，控，則浮空柵帶負電，控制柵上的正電壓被抵消，晶體管不能開啟導通。制柵上的正電壓被抵消，晶體管不能開啟導通。 當當MOS晶體管開啟導通時，電源晶體管開啟導通時，電源VD提供從漏極提供從漏極D到源極到源極S的電流。讀出電路檢測到有電流，表示存儲的電流。讀出電路檢測到有電流，表示存儲元中存元中存”1”，若讀出電路檢測到無電流，表示存儲元，若讀出電路檢測到無電流，表示存儲元中存中存”0” .(見教材見教材P85)(3) 擦除操作擦除操作： 與編程操作正好相反：在晶體管源極與編程操作正好相反：在晶體管源極S加

49、上正電壓加上正電壓吸收掉浮空柵中的電子，使存儲元中浮空柵上的負電吸收掉浮空柵中的電子，使存儲元中浮空柵上的負電荷要全部洩放出去荷要全部洩放出去, 從而使所有存儲元變成從而使所有存儲元變成“1”狀態(tài)。狀態(tài)?？梢姡嚎梢姡篎LASH既有既有RAM的優(yōu)點，又有的優(yōu)點，又有ROM的優(yōu)點，的優(yōu)點，是存儲技術劃時代的進展。是存儲技術劃時代的進展。 教材教材P86表表3.3，給出了各種存儲芯片的，給出了各種存儲芯片的性能比較（自閱）性能比較（自閱）FLASH目前已被廣泛使用，取代了軟盤、甚至硬盤。目前已被廣泛使用，取代了軟盤、甚至硬盤。（各類（各類FLASH及固盤）及固盤）3.5 3.5 并行存儲器并行存儲器

50、1 1 雙端口存儲器雙端口存儲器2 2 多模塊交叉存儲器多模塊交叉存儲器3 3 相聯(lián)存儲器相聯(lián)存儲器高速存儲器高速存儲器 主存速度與主存速度與CPU處理速度存在差距處理速度存在差距 由于速度上不匹配，相對低速的主存無法為由于速度上不匹配，相對低速的主存無法為CPU提供快速的數據服務。如果在一個提供快速的數據服務。如果在一個CPU周期中同時需周期中同時需要用幾個存儲器字時，就更顯主存速度的不足，這便要用幾個存儲器字時，就更顯主存速度的不足，這便限制了限制了CPU高速處理信息能力的發(fā)揮。高速處理信息能力的發(fā)揮。 為了使為了使CPU不至因為等待存儲器操作而降低工作效不至因為等待存儲器操作而降低工作效

51、率，通常需要加速率，通常需要加速CPU和存儲器之間信息的和存儲器之間信息的有效傳輸有效傳輸過程。過程。高速存儲器高速存儲器常用措施如下：常用措施如下： 雙端口存儲器雙端口存儲器： 是指同一個存儲器具有兩組是指同一個存儲器具有兩組相相互獨立的讀寫控制線路互獨立的讀寫控制線路, ,是一種高速工作的存儲器。是一種高速工作的存儲器。 它提供了左、右兩個相互獨立的端口。兩個端口它提供了左、右兩個相互獨立的端口。兩個端口分別具有各自的地址線、數據線和控制線，可以對存分別具有各自的地址線、數據線和控制線，可以對存儲器中任何位置上的數據進行獨立的存取操作。儲器中任何位置上的數據進行獨立的存取操作。 某某雙端口

52、存儲器（雙端口存儲器（IDT7133）的）的邏輯功能方框圖邏輯功能方框圖見后見后：（教材（教材P86) 1. 雙端口存儲器的邏輯結構雙端口存儲器的邏輯結構 3.5.1 雙端口存儲器雙端口存儲器 允許兩個獨立的允許兩個獨立的CPU或控制器同時訪問存儲單元或控制器同時訪問存儲單元, 兩兩端口各有自己的片選控制信號端口各有自己的片選控制信號(CEL、CER)和輸出允許控和輸出允許控制信號（制信號（OEL、OER) 當當兩個端口的訪問地址不相同兩個端口的訪問地址不相同時，在兩個端口上時，在兩個端口上都可以獨立進行正常的讀寫操作，不會發(fā)生訪問沖突。都可以獨立進行正常的讀寫操作，不會發(fā)生訪問沖突。 任一端

53、口被選中工作時，都可對整個存儲器進任一端口被選中工作時，都可對整個存儲器進行訪問。行訪問。 每一個端口都有自己的片選控制和輸出驅動控每一個端口都有自己的片選控制和輸出驅動控制，可以同時獨立地工作。制，可以同時獨立地工作。 這樣，這樣，存儲器存取速度相當于擴大了一倍存儲器存取速度相當于擴大了一倍。2. 無沖突讀寫控制無沖突讀寫控制 高速存儲器高速存儲器 表表3.4無沖突讀寫控制無沖突讀寫控制 高速存儲器高速存儲器 問題問題 ：當兩個端口：當兩個端口同時訪問存儲器同一存儲單元同時訪問存儲器同一存儲單元 時時，便會發(fā)生端口間的讀寫沖突。，便會發(fā)生端口間的讀寫沖突。 解決方法解決方法 ： 設置設置BU

54、SY標志標志，采用仲裁邏輯。采用仲裁邏輯。 由由仲裁仲裁邏輯決定由哪個端口優(yōu)先進行讀寫操作，邏輯決定由哪個端口優(yōu)先進行讀寫操作，而而暫時關閉另一個被延遲的端口。暫時關閉另一個被延遲的端口。3. 有沖突的讀寫控制有沖突的讀寫控制高速存儲器高速存儲器 仲裁原則仲裁原則 ：（：（見教材見教材P88P88表表3.53.5）(1) CE判斷判斷: 如果地址匹配在如果地址匹配在CE之前有效，之前有效，則：片上的控制邏輯在則：片上的控制邏輯在CEL和和CER之間進行判之間進行判斷來選擇端口，誰先有效，誰就優(yōu)先獲得對存斷來選擇端口，誰先有效，誰就優(yōu)先獲得對存儲器的讀寫控制權。儲器的讀寫控制權。(2) 地址有效

55、判斷地址有效判斷: 如果如果CE在地址匹配之前先在地址匹配之前先有效，則：片上的控制邏輯在左、右地址間進有效，則：片上的控制邏輯在左、右地址間進行判斷來選擇獲得優(yōu)先權的端口。行判斷來選擇獲得優(yōu)先權的端口。 雙端口存儲器的功能小結，見雙端口存儲器的功能小結，見演示演示1.1.存儲器的模塊化組織存儲器的模塊化組織通常，一個由若干個模塊組成的主存儲器，主存通常，一個由若干個模塊組成的主存儲器，主存單元通常都是線性編址的。這些地址在各模塊有兩種單元通常都是線性編址的。這些地址在各模塊有兩種安排方式：一種是安排方式：一種是順序方式順序方式，一種是，一種是交叉方式交叉方式。 3.5.2 多模塊交叉存儲器多

56、模塊交叉存儲器 順序方式順序方式組織結構組織結構: 見教材見教材P89 圖圖3.26(a) 可以采取單體多字的方法擴大可以采取單體多字的方法擴大存儲器帶寬。（如增加單元字長）存儲器帶寬。（如增加單元字長）順序方式順序方式的特點：的特點： (1) 某個模塊進行存取時，其他模塊不工作。某個模塊進行存取時，其他模塊不工作。即：每即：每個存儲器訪問周期只有一個子模塊工作個存儲器訪問周期只有一個子模塊工作。 (2) 某一模塊出現(xiàn)故障時，其它模塊可以照常工作；某一模塊出現(xiàn)故障時，其它模塊可以照常工作； (3) 通過增添模塊來通過增添模塊來擴充存儲器容量比較方便。擴充存儲器容量比較方便。 問題是問題是：由于

57、各模塊：由于各模塊串行串行工作，存儲器的工作，存儲器的帶寬帶寬必然必然受到了限制。受到了限制。交叉方式交叉方式組織結構組織結構: 見教材見教材P89 圖圖3.26(b)換一個思路考慮換一個思路考慮：能否引入并行工作模式？：能否引入并行工作模式？交叉方式交叉方式的的特點特點： 連續(xù)地址分布在依次相鄰的各模塊內連續(xù)地址分布在依次相鄰的各模塊內, ,各模塊的各模塊的存取可以并發(fā)地進行。存取可以并發(fā)地進行。 這種方式對連續(xù)字的成塊傳送快速、方便，可這種方式對連續(xù)字的成塊傳送快速、方便，可實實現(xiàn)現(xiàn)多模塊流水式并行存取多模塊流水式并行存取，因而可大大提高存儲器的，因而可大大提高存儲器的帶寬帶寬。高速存儲器

58、高速存儲器兩種方式的工作過程見兩種方式的工作過程見CAI演示演示。 以四模塊交叉存儲器為例，其結構框圖以四模塊交叉存儲器為例，其結構框圖演示演示 ( (見下圖）見下圖） 2. 多模塊交叉存儲器的基本結構多模塊交叉存儲器的基本結構 高速存儲器高速存儲器 每個模塊各自以等同的方式與每個模塊各自以等同的方式與CPU傳送信息。傳送信息。 在一個存儲器訪問周期在一個存儲器訪問周期T內，內，CPU可以同時訪問可以同時訪問四個模塊，由存儲器控制部件分時四個模塊，由存儲器控制部件分時(以總線傳送周以總線傳送周期期）通過數據總線進行信息傳遞。通過數據總線進行信息傳遞。 顯然，這是一種顯然，這是一種并行存儲器并行

59、存儲器結構。結構。320T為總線傳送周期為總線傳送周期 示意圖示意圖：例：某例：某m=4的的多模塊交叉存儲器多模塊交叉存儲器存取示意圖如存取示意圖如下下:各模塊啟動互各模塊啟動互差差連續(xù)讀取連續(xù)讀取 4 個字所需的時間為個字所需的時間為: T(4 -1)定量分析定量分析： 設：模塊字長等于數據總線寬度，模塊存取一設：模塊字長等于數據總線寬度，模塊存取一個字的存儲周期為個字的存儲周期為T，總線傳送周期為，總線傳送周期為(T), 存儲器的模存儲器的模塊數為塊數為m，為了實現(xiàn)流水線方式存取，應當滿足，為了實現(xiàn)流水線方式存取，應當滿足 ： 即即: m= T/ (m 稱為稱為交叉存取度交叉存取度) 這樣

60、，連續(xù)讀取這樣，連續(xù)讀取m個字所需的時間為：個字所需的時間為： t1=T+(m-1) 而順序方式存儲器連續(xù)讀取而順序方式存儲器連續(xù)讀取m個字所需時間為：個字所需時間為： t2=mT 顯然：顯然： t1u，并且，并且w應當是應當是u的整數倍。的整數倍。 組相聯(lián)映射的組相聯(lián)映射的示意圖演示示意圖演示 組號組號主存的區(qū)號主存的區(qū)號及塊號及塊號每組有每組有v塊，各塊對應的主存區(qū)號塊，各塊對應的主存區(qū)號及塊號，存放在各自的標記中及塊號，存放在各自的標記中塊內的字號塊內的字號組與組之間組與組之間為直接映射為直接映射組內塊采用組內塊采用全相聯(lián)映射全相聯(lián)映射 在這種組相聯(lián)映射方式中，既具有直接映射方在這種組相