哈工大單片機(jī)張毅剛 PPT課件

1、 非電物理量（溫度、壓力、流量、速度等），須經(jīng)傳感器轉(zhuǎn)換成模擬電信號（電壓或電流），必須轉(zhuǎn)換成數(shù)字量，才能在單片機(jī)中處理。 A/D轉(zhuǎn)換器（ADC）：模擬量數(shù)字量的器件， D/A轉(zhuǎn)換器（DAC）：數(shù)字量模擬量的器件。數(shù)字量，也常常需要轉(zhuǎn)換為模擬信號。 只需合理選用商品化的大規(guī)模ADC、DAC芯片，了解引腳及功能以及與單片機(jī)的接口設(shè)計(jì)。11.1 MCS-51與DAC的接口轉(zhuǎn)換器概述第1頁/共90頁1. 概述 輸入：數(shù)字量，輸出：模擬量。 轉(zhuǎn)換過程：送到DAC的各位二進(jìn)制數(shù)按其權(quán)的大小轉(zhuǎn)換為相應(yīng)的模擬分量，再把各模擬分量疊加，其和就是D/A轉(zhuǎn)換的結(jié)果。 使用D/A轉(zhuǎn)換器時(shí)，要注意區(qū)分:* D/A轉(zhuǎn)換

2、器的輸出形式; * 內(nèi)部是否帶有鎖存器。(1) 輸出形式 兩種輸出形式:電壓輸出形式與電流輸出形式。電流輸出的D/A轉(zhuǎn)換器，如需模擬電壓輸出，可在其輸出端加一個(gè)I-V轉(zhuǎn)換電路。第2頁/共90頁（2）D/A轉(zhuǎn)換器內(nèi)部是否帶有鎖存器 D/A轉(zhuǎn)換需要一定時(shí)間，這段時(shí)間內(nèi)輸入端的數(shù)字量應(yīng)穩(wěn)定，為此應(yīng)在數(shù)字量輸入端的前設(shè)置鎖存器，以提供數(shù)據(jù)鎖存功能。根據(jù)芯片內(nèi)是否帶有鎖存器，可分為內(nèi)部無鎖存器的和內(nèi)部有鎖存器的兩類。* 內(nèi)部無鎖存器的D/A轉(zhuǎn)換器 可與P1、P2口直接相接（因P1口和P2口的輸出有鎖存功能）。但與P0口相接，需增加鎖存器。* 內(nèi)部帶有鎖存器的D/A轉(zhuǎn)換器 內(nèi)部不但有鎖存器，還包括地址譯碼

3、電路，有的還有雙重或多重的數(shù)據(jù)緩沖電路，可與MCS-51的P0口直接相接。第3頁/共90頁2.主要技術(shù)指標(biāo)(1)分辨率 輸入給DAC的單位數(shù)字量變化引起的模擬量輸出的變化，通常定義為輸出滿刻度值與2n之比。顯然，二進(jìn)制位數(shù)越多，分辨率越高。 例如，若滿量程為10V，根據(jù)定義則分辨率為10V/2n。設(shè)8位D/A轉(zhuǎn)換，即n=8，分辨率為10V/2n =39.1mV，該值占滿量程的0.391%，用符號1LSB表示。同理：10位 D/A：1 LSB=9.77mV=0.1% 滿量程 12位 D/A：1 LSB=2.44mV=0.024% 滿量程根據(jù)對DAC分辨率的需要,來選定DAC的位數(shù)。 第4頁/共9

4、0頁(2)建立時(shí)間 描述DAC轉(zhuǎn)換快慢的參數(shù),表明轉(zhuǎn)換速度。定義：為從輸入數(shù)字量到輸出達(dá)到終值誤差(1/2)LSB(最低有效位)時(shí)所需的時(shí)間。電流輸出時(shí)間較短，電壓輸出的，加上完成I-V轉(zhuǎn)換的時(shí)間，因此建立時(shí)間要長一些?？焖貲AC可達(dá)1s以下。(3）精度 理想情況，精度與分辨率基本一致，位數(shù)越多精度越高。但由于電源電壓、參考電壓、電阻等各種因素存在著誤差。嚴(yán)格講精度與分辨率并不完全一致。 位數(shù)相同，分辨率則相同，但相同位數(shù)的不同轉(zhuǎn)換器精度會有所不同。例如，某型號的8位DAC精度為0.19%，另一型號的8位DAC精度為0.05%。第5頁/共90頁MCS-51與8位DAC0832的接口1. DAC

5、0832芯片介紹(1)DAC0832的特性 美國國家半導(dǎo)體公司產(chǎn)品，具有兩個(gè)輸入數(shù)據(jù)寄存器的8位DAC,能直接與MCS-51單片機(jī)相連。主要特性如下： * 分辨率為8位； * 電流輸出，穩(wěn)定時(shí)間為1s； * 可雙緩沖輸入、單緩沖輸入或直接數(shù)字輸入； * 單一電源供電（+5+15V）；第6頁/共90頁（2）DAC0832的引腳及邏輯結(jié)構(gòu)引腳：第7頁/共90頁DAC0832DAC0832的邏輯結(jié)構(gòu)如下：的邏輯結(jié)構(gòu)如下：第8頁/共90頁引腳功能：DI0DI7：8位數(shù)字信號輸入端CS*： 片選端。ILE： 數(shù)據(jù)鎖存允許控制端，高電平有效。WR1*：輸入寄存器寫選通控制端。當(dāng)CS*=0、ILE=1、 W

6、R1*=0時(shí)，數(shù)據(jù)信號被鎖存在輸入寄存器中。XFER*：數(shù)據(jù)傳送控制。WR2* ：DAC寄存器寫選通控制端。當(dāng)XFER*=0，WR2* =0 時(shí)，輸入寄存器狀態(tài)傳入DAC寄存器中。IOUT1：電流輸出1端，輸入數(shù)字量全“1”時(shí)，IOUT1最大， 輸入數(shù)字量全為“0”時(shí)，IOUT1最小。 第9頁/共90頁IOUT2：D/A轉(zhuǎn)換器電流輸出2端，IOUT2+IOUT1=常數(shù)。Rfb：外部反饋信號輸入端， 內(nèi)部已有反饋電阻Rfb， 根據(jù)需要也可外接反饋電阻。Vcc：電源輸入端，可在+5V+15V范圍內(nèi)。DGND：數(shù)字信號地。AGND：模擬信號地。“8位輸入寄存器”用于存放CPU送來的數(shù)字量，使輸入 數(shù)

7、字量得到緩沖和鎖存，由LE1*控制；“8位DAC寄存器” 存放待轉(zhuǎn)換的數(shù)字量，由LE2*控制；“8位D/A轉(zhuǎn)換電路”由T型電阻網(wǎng)絡(luò)和電子開關(guān)組成，T 型電阻網(wǎng)絡(luò)輸出和數(shù)字量成正比的模擬電流。第10頁/共90頁2.DAC的應(yīng)用接口與DAC的具體應(yīng)用有關(guān)。(1) 單極性電壓輸出 單極性模擬電壓輸出，可采用圖11-5或圖11-9所示接線。輸出電壓Vout與輸入數(shù)字量B的關(guān)系: Vout = B*（VREF/256） 式中，B=b727+ b626+ b121+ b020； VREF/256為一常數(shù)。 B為0時(shí)，Vout也為0，輸入數(shù)字量為255時(shí)，Vout為最大值，輸出電壓為單極性。 （2）雙極性電

8、壓輸出 第11頁/共90頁 雙極性電壓輸出，采用圖11-3接線：Vout =（B128）*（VREF/128） 由上式，在選用+VREF時(shí)，（1）若輸入數(shù)字量b71，則Vout為正；（2）若輸入數(shù)字量b70，則Vout為負(fù)。 在選用-VREF時(shí)，Vout與+VREF時(shí)極性相反。第12頁/共90頁（3）DAC用作程控放大器DAC還可作程控放大器，見圖11-4。第13頁/共90頁DAC的輸出和輸入之間的關(guān)系: Vout = -(Vin/B）*256256/B看作放大倍數(shù)。但輸入數(shù)字量B不得為“0”。 3. MCS-51與DAC0832的接口電路(1)單緩沖方式 DAC0832內(nèi)部的兩個(gè)數(shù)據(jù)緩沖器有

9、一個(gè)處于直通方式，另一個(gè)處于受控的鎖存方式。 在實(shí)際應(yīng)用中，如果只有一路模擬量輸出，或雖是多路模擬量輸出但并不要求多路輸出同步的情況下，可采用單緩沖方式。 單緩沖方式的接口如圖11-5:第14頁/共90頁第15頁/共90頁 由圖，WR2*和XFER*接地，故DAC0832的“8位DAC寄存器”（圖11-2）處于直通方式?！?位輸入寄存器”受CS*和WR1*端控制，且由譯碼器輸出端FEH送來（也可由P2口的某一根口線來控制）。因此，8031執(zhí)行如下兩條指令就可在WR1*和CS*上產(chǎn)生低電平信號，使0832接收8031送來的數(shù)字量。MOVR0，#0FEH ；DAC地址FEHR0 MOVX R0，A

10、 ；WR*和譯碼器FEH輸出端有效現(xiàn)舉例說明DAC0832單緩沖方式的應(yīng)用。例11-1 DAC0832用作波形發(fā)生器。分別寫出產(chǎn)生鋸齒波、三角波和矩形波的程序。第16頁/共90頁(1) 鋸齒波的產(chǎn)生 ORG 2000HSTART:MOV R0，#0FEH；DAC地址FEH R0MOV A，#00H；數(shù)字量ALOOP: MOVX R0，A ；數(shù)字量D/A轉(zhuǎn)換器INC A ；數(shù)字量逐次加1SJMP LOOP第17頁/共90頁 輸入數(shù)字量從0開始，逐次加1，為FFH時(shí)，加1則清0，模擬輸出又為0，然后又循環(huán)，輸出鋸齒波，如圖11-6。 每一上升斜邊分256個(gè)小臺階，每個(gè)小臺階暫留時(shí)間為執(zhí)行后三條指令

11、所需要的時(shí)間。(2) 三角波的產(chǎn)生ORG 2000HSTART: MOV R0，#0FEHMOV A，#00HUP: MOVXR0，A ；三角波上升邊INC AJNZ UPDOWN: DEC A；A=0時(shí)再減1又為FFHMOVX R0，AJNZ DOWN ；三角波下降邊SJMP UP第18頁/共90頁(3) 矩形波的產(chǎn)生 ORG 2000HSTART: MOV R0，#0FEHLOOP:MOV A，#data1MOVX R0，A；置矩形波上限電平LCALL DELAY1；調(diào)用高電平延時(shí)程序MOV A，#data2第19頁/共90頁MOVX R0，A；置矩形波下限電平LCALL DELAY2；調(diào)

12、用低電平延時(shí)程序SJMP LOOP；重復(fù)進(jìn)行下一個(gè)周期 DELAY1、DELAY2為兩個(gè)延時(shí)程序，決定矩形波高、低電平時(shí)的持續(xù)時(shí)間。頻率也可采用延時(shí)長短來改變。第20頁/共90頁（2）雙緩沖方式 多路同步輸出，必須采用雙緩沖同步方式。接口電路如圖11-9： 1#DAC0832因和譯碼器FDH相連，占有兩個(gè)端口地址FDH和FFH。 2#DAC0832的兩個(gè)端口地址為FEH和FFH。其中，F(xiàn)DH和FEH分別為1#和2#DAC0832的數(shù)字量輸入控制端口地址，而FFH為啟動(dòng)D/A轉(zhuǎn)換的端口地址。 圖11-9中DAC輸出的VX和VY信號要同步，控制X-Y繪圖儀繪制的曲線光滑，否則繪制的曲線是階梯狀?？?/p>

13、制程序如下：第21頁/共90頁第22頁/共90頁 例11-2 內(nèi)部RAM中兩個(gè)長度為20的數(shù)據(jù)塊，起始地址為分別為addr1和addr2，編寫能把a(bǔ)ddr1和addrr2中數(shù)據(jù)從1#和2#DAC0832同步輸出的程序。addr1和addr2中的數(shù)據(jù)，為繪制曲線的X、Y坐標(biāo)點(diǎn)。 DAC0832各端口地址： FDH: 1#DAC0832數(shù)字量輸入控制端口FEH: 2#DAC0832數(shù)字量輸入控制端口FFH: 1#和2#DAC0832啟動(dòng)D/A轉(zhuǎn)換端口 工作寄存器0區(qū)的R1指向addr1；1區(qū)的R1指向addr2；0區(qū)的R2存放數(shù)據(jù)塊長度；0區(qū)和1區(qū)的R0指向DAC端口地址。程序?yàn)椋旱?3頁/共90

14、頁ORG 2000Haddr1 DATA 20H ； 定義存儲單元addr2 DATA 40H ； 定義存儲單元DTOUT: MOV R1，#addr1 ； 0區(qū)R1指向addr1MOV R2，#20 ； 數(shù)據(jù)塊長度送0區(qū)R2SETB RS0 ； 切換到工作寄存器1區(qū)MOV R1，#addr2 ； 1區(qū)R1指向addr2CLR RS0 ； 返回0區(qū)NEXT: MOV R0，#0FDH ； 0區(qū)R0指向1#DAC0832數(shù) ；字量控制端口MOV A，R1 ； addr1中數(shù)據(jù)送AMOVX RO，A ； addr1中數(shù)據(jù)送1#DAC0832INC R1 ； 修改addr1指針0區(qū)R1SETB RS

15、0 ； 轉(zhuǎn)1區(qū)。第24頁/共90頁MOV R0，#0FEH ；1區(qū)R0指向2#DAC0832數(shù)字量 ；控制端口MOV A，R1 ；addr2中數(shù)據(jù)送AMOVX R0，A ；addr2中數(shù)據(jù)送2#DAC0832INC R1 ；修改addr2指針1區(qū)R1INC R0 ；1區(qū)R0指向DAC的啟動(dòng)D/A轉(zhuǎn)換端口MOVX R0，A ；啟動(dòng)DAC進(jìn)行轉(zhuǎn)換CLR RS0 ；返回0區(qū)DJNZ R2，NEXT ；若未完，則跳NEXTLJMP DTOUT ；若送完，則循環(huán)ENDMCS-51與12位DAC1208的接口 8位DAC分辨率不夠，可采用12位DAC。常用的有DAC1208系列與DAC1230系列。 第2

16、5頁/共90頁1.DAC1208系列的結(jié)構(gòu)引腳及特性 雙緩沖結(jié)構(gòu)。不是用一個(gè)12位鎖存器，而是用一個(gè)8位鎖存器和一個(gè)4位鎖存器，以便和8位數(shù)據(jù)線相連。引腳功能：CS*：片選信號。WR1*：寫信號，低電平有效 BYTE1/BYTE2*：字節(jié)順序控制信號。1：開啟8位和4位兩個(gè)鎖存器，將12位全部打入鎖存器。0：僅開啟4位輸入鎖存器。第26頁/共90頁XFERXFER* *：傳送控制信號，與傳送控制信號，與WR2WR2* *信號結(jié)合，將輸入信號結(jié)合，將輸入鎖存器中的鎖存器中的1212位數(shù)據(jù)送至位數(shù)據(jù)送至DACDAC寄存器。寄存器。 WR2*：輔助寫。該信號與XFER*信號相結(jié)合，當(dāng)同為低電平時(shí)，把

17、鎖存器中數(shù)據(jù)打入DAC寄存器。當(dāng)為高電平時(shí)，DAC寄存器中的數(shù)據(jù)被鎖存起來。DI0-DI11:12位數(shù)據(jù)輸入。IOUT1 ：D/A轉(zhuǎn)換電流輸出1。當(dāng)DAC寄存器全1時(shí)，輸 出電流最大，全0時(shí)輸出為0第27頁/共90頁IOUT2 ：D/A轉(zhuǎn)換電流輸出2。IOUT1+IOUT2=常數(shù)RFB： 反饋電阻輸入VREF ：參考電壓輸入VCC ：電源電壓DGND、AGND：數(shù)字地和模擬地主要特性：（1）輸出電流穩(wěn)定時(shí)間：1s；（2）基準(zhǔn)電壓：VREF= -10 +10V；（3）單工作電源：+5 +15V；（4）低功耗：20mW。第28頁/共90頁第29頁/共90頁2. 接口電路設(shè)計(jì)及軟件編程(1) 接口電

18、路設(shè)計(jì) 8031與DAC1208轉(zhuǎn)換器的接口如圖11-11。高8位輸入寄存器端口地址：4001H;低4位寄存器端口地址： 4000H;DAC寄存器的端口地址： 6000H。 由于8031的P0.0分時(shí)復(fù)用，所以用P0.0與DAC1208的 BYTE1/BYTE2*相連時(shí)，要有鎖存器74LS377。 外接AD581做10V基準(zhǔn)電壓源。模擬電壓輸出接為雙極性。第30頁/共90頁第31頁/共90頁 采用雙緩沖方式。先送高8位數(shù)據(jù)DI11 DI4,再送入低4位數(shù)據(jù)DI3DI0，而不能按相反的順序傳送。如先送低4位后送高8位，結(jié)果會不正確。 在12位數(shù)據(jù)分別正確地進(jìn)入兩個(gè)輸入寄存器后,再打開DAC寄存器

19、。 單緩沖方式不合適，在12位數(shù)據(jù)不是一次送入的情況下，邊傳送邊轉(zhuǎn)換，會使輸出產(chǎn)生錯(cuò)誤的瞬間毛刺。 圖中DAC1208的電流輸出端外接兩個(gè)運(yùn)放LF356，其中運(yùn)放1用作I/V轉(zhuǎn)換，運(yùn)放2實(shí)現(xiàn)雙極性電壓輸出（-10V+10V）。電位器W1定零點(diǎn)，電位器W2定滿度。第32頁/共90頁2軟件編程 設(shè)12位數(shù)字量存放在內(nèi)部RAM的兩個(gè)單元，12位數(shù)的高8位在DIGIT單元，低4位在DIGIT+1單元的低4位。按圖11-11的電路將12位數(shù)據(jù)送到DAC1208去轉(zhuǎn)換，D/A轉(zhuǎn)換程序如下：MOV DPTR，#4001H; 8位輸入寄存器地址MOV R1，#DIGIT; 高8位數(shù)據(jù)地址MOV A，R1; 取

20、出高8位數(shù)據(jù)MOVX DPTR，A; 高8位數(shù)據(jù)送DAC1208DEC DPL; DPTR修改為4位輸入寄 ；存器地址INC R1; 低4位數(shù)據(jù)地址MOV A，R1; 取出低4位數(shù)據(jù)MOVX DPTR，A; 低4位數(shù)據(jù)送DAC1208第33頁/共90頁MOV DPTR，#6000H; DAC寄存器地址MOVX DPTR，A ; 12位同步輸出完成12位D/A轉(zhuǎn)換與12位DAC1230系列的接口 DAC1230內(nèi)部結(jié)構(gòu)和應(yīng)用特性與DAC1208完全相似，只不過DAC1230系列的低4位數(shù)據(jù)線在片內(nèi)與高4位數(shù)據(jù)線相連，在片外表現(xiàn)為8位數(shù)據(jù)線，故比DAC1208少四個(gè)引腳，20腳DIP封裝。 內(nèi)部結(jié)

21、構(gòu)及引腳如圖11-12。 DAC1230與8位單片機(jī)的接口比DAC1208還要簡單；但DAC1208系列與16位單片機(jī)連接更方便。第34頁/共90頁第35頁/共90頁11.2 MCS-51與ADC的接口A/D轉(zhuǎn)換器概述 模擬量轉(zhuǎn)換成數(shù)字量，便于計(jì)算機(jī)進(jìn)行處理。 隨著超大規(guī)模集成電路技術(shù)的飛速發(fā)展，大量結(jié)構(gòu)不同、性能各異的A/D轉(zhuǎn)換芯片應(yīng)運(yùn)而生。1. A/D轉(zhuǎn)換器的分類 根據(jù)轉(zhuǎn)換原理可將A/D轉(zhuǎn)換器分成兩大類（1）直接型A/D轉(zhuǎn)換器（2）間接型A/D轉(zhuǎn)換器。 A/D轉(zhuǎn)換器的分類如下:第36頁/共90頁第37頁/共90頁 目前使用較廣泛的有：逐次比較式轉(zhuǎn)換器、雙積分式轉(zhuǎn)換器、-式轉(zhuǎn)換器和V/F轉(zhuǎn)換

22、器。 逐次比較型:精度、速度和價(jià)格都適中，是最常用的A/D轉(zhuǎn)換器件。 雙積分型:精度高、抗干擾性好、價(jià)格低廉,但轉(zhuǎn)換速度慢，得到廣泛應(yīng)用。 -型:具有積分式與逐次比較式ADC的雙重優(yōu)點(diǎn)。對工業(yè)現(xiàn)場的串模干擾具有較強(qiáng)的抑制能力，不亞于雙積分ADC，它比雙積分ADC的轉(zhuǎn)換速度快，與逐次比較式ADC相比，有較高的信噪比，分辨率高，線性度好，不需采樣保持電路。因此，-型得到重視。 V/F轉(zhuǎn)換型:適于轉(zhuǎn)換速度要求不太高，遠(yuǎn)距離信號傳輸。第38頁/共90頁2. A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)(1)轉(zhuǎn)換時(shí)間和轉(zhuǎn)換速率 A/D完成一次轉(zhuǎn)換所需要的時(shí)間。轉(zhuǎn)換時(shí)間的倒數(shù)為轉(zhuǎn)換速率。 并行式轉(zhuǎn)換時(shí)間最短約為2050ns

23、，速率為5020M次/s（1M=106）；逐次比較式轉(zhuǎn)換時(shí)間約為0.4s，速率為2.5M次/s。(2) 分辨率 習(xí)慣用輸出二進(jìn)制位數(shù)或BCD碼位數(shù)表示。例如AD574 A/D轉(zhuǎn)換器，輸出二進(jìn)制12位，即用212個(gè)數(shù)進(jìn)行量化，其分辨率為1LSB，用百分?jǐn)?shù)表示1/212=0.24。 又如雙積分式輸出BCD 碼的A/D轉(zhuǎn)換器MC14433,其分辨率為三位半。若滿字位為1999，用百分?jǐn)?shù)表示其分辨率為1/1999100%=0.05%。 第39頁/共90頁 量化過程引起的誤差為量化誤差，是由于有限位數(shù)字對模擬量進(jìn)行量化而引起的誤差。量化誤差理論上規(guī)定為1個(gè)單位分辨率，提高分辨率可減少量化誤差。（3）轉(zhuǎn)換

24、精度 定義為一個(gè)實(shí)際ADC與一個(gè)理想ADC在量化值上的差值?？捎媒^對誤差或相對誤差表示。3. A/D轉(zhuǎn)換器的選擇 按輸出代碼的有效位數(shù)分:8位、10位、12位等。 按轉(zhuǎn)換速度分為超高速（1ns）、高速（1s）中速（1ms）、低速（1s）等。第40頁/共90頁 為適應(yīng)系統(tǒng)集成需要，將多路轉(zhuǎn)換開關(guān)、時(shí)鐘電路、基準(zhǔn)電壓源、二/十進(jìn)制譯碼器和轉(zhuǎn)換電路集成在一個(gè)芯片內(nèi)，為用戶提供方便。（1）A/D轉(zhuǎn)換器位數(shù)的確定 系統(tǒng)總精度涉及的環(huán)節(jié)較多：傳感器變換精度、信號預(yù)處理電路精度和A/D轉(zhuǎn)換器及輸出電路、控制機(jī)構(gòu)精度，還包括軟件控制算法。 A/D轉(zhuǎn)換器的位數(shù)至少要比系統(tǒng)總精度要求的最低分辨率高1位，位數(shù)應(yīng)與其

25、他環(huán)節(jié)所能達(dá)到的精度相適應(yīng)。只要不低于它們就行，太高無意義，且價(jià)高。 8位以下：低分辨率，912位：中分辨率，13位以上：高分辨率。第41頁/共90頁（2）A/D轉(zhuǎn)換器轉(zhuǎn)換速率的確定 從啟動(dòng)轉(zhuǎn)換到轉(zhuǎn)換結(jié)束，輸出穩(wěn)定的數(shù)字量，需要一定的時(shí)間，這就是A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間。低速：轉(zhuǎn)換時(shí)間從幾ms到幾十ms 。中速：逐次比較型的A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間可從幾s 100s左右。高速：轉(zhuǎn)換時(shí)間僅20100ns。適用于雷達(dá)、數(shù)字通訊、 實(shí)時(shí)光譜分析、實(shí)時(shí)瞬態(tài)紀(jì)錄、視頻數(shù)字轉(zhuǎn)換 系統(tǒng)等。 如用轉(zhuǎn)換時(shí)間為100s的集成A/D轉(zhuǎn)換器，其轉(zhuǎn)換速率為10千次/秒。根據(jù)采樣定理和實(shí)際需要，一個(gè)周期的波形需采10個(gè)點(diǎn)，最

26、高也只能處理1kHz的信號。把第42頁/共90頁轉(zhuǎn)換時(shí)間減小到10s，信號頻率可提高到10kHz。（3）是否加采樣保持器 直流和變化非常緩慢的信號可不用采樣保持器。其他情況都要加采樣保持器。 根據(jù)分辨率、轉(zhuǎn)換時(shí)間、信號帶寬關(guān)系，可得到如下數(shù)據(jù)作為是否要加采樣保持器的參考：如果A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間是100ms、ADC是8位、沒有采樣保持器時(shí)，信號的允許頻率是0.12Hz；如果ADC是12位，該頻率為0.0077Hz。如果轉(zhuǎn)換時(shí)間是100s，ADC是8位時(shí)，該頻率為12Hz，12位時(shí)是0.77Hz。（4）工作電壓和基準(zhǔn)電壓 選擇使用單一+5V工作電壓的芯片，與單片機(jī)系統(tǒng)共用一個(gè)電源就比較方便。第

27、43頁/共90頁 基準(zhǔn)電壓源是提供給A/D轉(zhuǎn)換器在轉(zhuǎn)換時(shí)所需要的參考電壓，在要求較高精度時(shí)，基準(zhǔn)電壓要單獨(dú)用高精度穩(wěn)壓電源供給。MCS-51與ADC 0809（逐次比較型）的接口1. ADC0809引腳及功能 逐次比較式8路模擬輸入、8位輸出的A/D轉(zhuǎn)換器。引腳如圖。第44頁/共90頁第45頁/共90頁 共28腳，雙列直插式封裝。主要引腳功能如下：(1)IN0IN7：8路模擬信號輸入端。(2)D0D7：8位數(shù)字量輸出端。(3)C 、B 、A：控制8路模擬通道的切換，C、B、A= 000111分別對應(yīng)IN0IN7通道。(4)OE、START、CLK：控制信號端，OE為輸出允許端， START為啟

28、動(dòng)信號輸入端，CLK為時(shí)鐘信號輸入端。(5)VR(+)和VR(-)：參考電壓輸入端。2. ADC0809結(jié)構(gòu)及轉(zhuǎn)換原理 結(jié)構(gòu)如圖11-15。 0809完成1次轉(zhuǎn)換需100s左右，可對05V信號進(jìn)行轉(zhuǎn)換。第46頁/共90頁第47頁/共90頁3.MCS-51與ADC0809的接口 單片機(jī)如何來控制ADC? 首先用指令選擇0809的一個(gè)模擬輸入通道，當(dāng)執(zhí)行MOVX DPTR，A時(shí)，單片機(jī)的WR*信號有效，產(chǎn)生一個(gè)啟動(dòng)信號給0809的 START腳，對選中通道轉(zhuǎn)換。 轉(zhuǎn)換結(jié)束后，0809發(fā)出轉(zhuǎn)換結(jié)束EOC信號，該信號可供查詢，也可作為向單片機(jī)發(fā)出的中斷請求信號;當(dāng)執(zhí)行指令：MOVX A，DPTR，單片

29、機(jī)發(fā)出RD*信號,加到OE端高電平，把轉(zhuǎn)換完畢的數(shù)字量讀到A中。 查詢和中斷控制兩種工作方式。(1)查詢方式0809與8031單片機(jī)的接口如圖11-16。第48頁/共90頁第49頁/共90頁 ALE信號經(jīng)D觸發(fā)器二分頻作為時(shí)鐘信號，如時(shí)鐘頻率為6MHz，則ALE腳的輸出頻率為1MHz，二分頻后為500kHz，符合0809對時(shí)鐘頻率的要求。 0809具有輸出三態(tài)鎖存器，8位數(shù)據(jù)輸出引腳可直接與數(shù)據(jù)總線相連。 地址譯碼引腳C、B、A分別與地址總線A2、A1、A0相連，以選通IN0IN7中的一個(gè)。P2.7（A15）作為片選信號，在啟動(dòng)A/D轉(zhuǎn)換時(shí)，由WR*和P2.7控制ADC的地址鎖存和轉(zhuǎn)換啟動(dòng)，由

30、于ALE和START連在一起，因此0809在鎖存通道地址的同時(shí)，啟動(dòng)并進(jìn)行轉(zhuǎn)換。 在讀取轉(zhuǎn)換結(jié)果時(shí)，用低電平的讀信號和P2.7腳經(jīng)1級或非門后，產(chǎn)生的正脈沖作為OE信號，用以打開三態(tài)輸出鎖存器。第50頁/共90頁 下面程序采用軟件延時(shí)的方式，對8路模擬信號輪流采樣一次，并依次把結(jié)果轉(zhuǎn)儲到數(shù)據(jù)存儲區(qū)的轉(zhuǎn)換程序。MAIN:MOV R1，#data ;置數(shù)據(jù)區(qū)首地址 MOV DPTR，#7FF8H;端口地址送DPTR，P2.7=0， ；且指向通道IN0MOVR7，#08H;置轉(zhuǎn)換的通道個(gè)數(shù)LOOP: MOVX DPTR，A ;啟動(dòng)A/D轉(zhuǎn)換MOVR6，#0AH;軟件延時(shí)，等待轉(zhuǎn)換結(jié)束DELAY: N

31、OPNOPNOPDJNZR6，DELAYMOVXA，DPTR;讀取轉(zhuǎn)換結(jié)果第51頁/共90頁MOVR1，A;存儲轉(zhuǎn)換結(jié)果INCDPTR;指向下一個(gè)通道INCR1;修改數(shù)據(jù)區(qū)指針DJNZR7，LOOP;8個(gè)通道全采樣完否？未完則繼續(xù)(2)中斷方式 只需將圖11-16中的EOC腳經(jīng)一非門連接到8031的INT1*腳即可。轉(zhuǎn)換結(jié)束時(shí)，EOC發(fā)出一個(gè)脈沖向單片機(jī)提出中斷申請，單片機(jī)響應(yīng)中斷請求，由外部中斷1的中斷服務(wù)程序讀A/D結(jié)果，并啟動(dòng)0809的下一次轉(zhuǎn)換，外中斷1采用跳沿觸發(fā)。第52頁/共90頁程序如下：INIT1: SETB IT1 ；外部中斷1初始化編程SETB EA ；CPU開中斷SETB

32、EX1 ；選擇外中斷為跳沿觸發(fā)方式MOVDPTR，#7FF8H；端口地址送DPTRMOVA，#00H ;MOVXDPTR，A；啟動(dòng)0809對IN0通道轉(zhuǎn)換 ；完成其他的工作中斷服務(wù)程序:PINT1: MOV DPTR，#7FF8H ；A/D結(jié)果送內(nèi)部RAM單元30HMOVXA，DPTRMOV30H，AMOVA，#00H ；啟動(dòng)0809對IN0的轉(zhuǎn)換MOVXDPTR，A;RETI第53頁/共90頁MCS-51與AD574（逐次比較型）的接口 8位分辨率的ADC常常不夠，必須選擇分辨率大于8位的芯片，如10位、12位、16位A/D轉(zhuǎn)換器。12位A/D轉(zhuǎn)換器AD574。1.AD574簡介 12位逐次

33、比較型A/D轉(zhuǎn)換器。轉(zhuǎn)換時(shí)間為25s，轉(zhuǎn)換精度為0.05%，片內(nèi)有三態(tài)輸出緩沖電路，可直接與各種8位或16位的微處理器相連，而無須附加邏輯接口電路，且能與CMOS及TTL電平兼容。 AD574為28腳雙列直插式封裝，其引腳如圖11-17。第54頁/共90頁第55頁/共90頁引腳的功能如下：CS*：片選信號端。CE： 片啟動(dòng)信號。R/C*：讀出/轉(zhuǎn)換控制信號。12/8*：數(shù)據(jù)輸出格式選擇。 1: 12條數(shù)據(jù)線同時(shí)輸出轉(zhuǎn)換結(jié)果， 0: 轉(zhuǎn)換結(jié)果為兩個(gè)單字節(jié)輸出，即只有高8位或低4位有效。A0：字節(jié)選擇控制線。分轉(zhuǎn)換期間、讀出期間在轉(zhuǎn)換期間: 0: 進(jìn)行12位轉(zhuǎn)換（轉(zhuǎn)換時(shí)間為25s）； 1: 進(jìn)行8

34、位轉(zhuǎn)換（轉(zhuǎn)換時(shí)間為16s） 。在讀出期間：第56頁/共90頁結(jié)果的高8位結(jié)果的低4位+4位尾00:高8位數(shù)據(jù)有效；1:低4位數(shù)據(jù)有效，中間4位為“0” ，高4位為三態(tài)。 因此當(dāng)兩次讀出12位數(shù)據(jù)時(shí)，12位數(shù)據(jù)遵循左對齊原則，如下所示：上述五個(gè)控制信號組合的真值表如表11-1所示:第57頁/共90頁CECECSCS* *R/CR/C* *12/812/8* *A0A0操操 作作0 0X X1 11 11 11 11 1X X1 10 00 00 00 00 0X XX X0 00 01 11 11 1X XX XX XX X+5V+5V地地地地X XX X0 01 1X X0 01 1無操作無操

35、作無操作無操作初始化為初始化為1212位轉(zhuǎn)換位轉(zhuǎn)換初始化為初始化為8 8位轉(zhuǎn)換位轉(zhuǎn)換允許允許1212位并行輸出位并行輸出允許高允許高8 8位輸出位輸出允許低允許低4 4位位+4+4位尾位尾0 0輸出輸出表11-1 AD574控制真值表第58頁/共90頁STS：轉(zhuǎn)換結(jié)束狀態(tài)引腳。 轉(zhuǎn)換完成時(shí)為低電平?？勺鳛闋顟B(tài)信息被CPU查詢，也可用它的下跳沿向CPU發(fā)出中斷申請，通知A/D轉(zhuǎn)換已完成，可讀取轉(zhuǎn)換結(jié)果。2. AD574的工作特性 工作狀態(tài)由CE、CS*、R/C*、12/8*、A0五個(gè)控制信號決定，當(dāng)CE=1，CS*=0同時(shí)滿足,才處于轉(zhuǎn)換狀態(tài)。 AD574處于工作狀態(tài)時(shí)，R/C*=0,啟動(dòng)A/D

36、轉(zhuǎn)換；R/C*=1為數(shù)據(jù)讀出。12/8*和A0端用來控制轉(zhuǎn)換字長和數(shù)據(jù)格式。A0=0按12位轉(zhuǎn)換方式啟動(dòng)轉(zhuǎn)換；A0=1按8位轉(zhuǎn)換方式啟動(dòng)轉(zhuǎn)換。 當(dāng)AD574處于數(shù)據(jù)讀出（R/C*=1）狀態(tài)時(shí)，A0和12/8*第59頁/共90頁成為數(shù)據(jù)輸出格式控制端。12/8*=1對應(yīng)12位并行輸出；12/8*=0對應(yīng)8位的雙字節(jié)輸出。其中A0=0時(shí)輸出高8位。A0=1時(shí)輸出低4位，并以4個(gè)0補(bǔ)足尾隨的4位。 注意：12/8*端與TTL電平不兼容，故只能直接接+5V或地。另外A0在數(shù)據(jù)輸出期間不能變化。3. AD574的單極性和雙極性輸入特性 圖11-18(a)為單極性轉(zhuǎn)換電路，可實(shí)現(xiàn):010V或020V的轉(zhuǎn)換

37、。 圖11-18(b)為雙極性轉(zhuǎn)換電路，可實(shí)現(xiàn):-5+5V或-10+10V的轉(zhuǎn)換。第60頁/共90頁第61頁/共90頁4. MCS-51與AD574的接口設(shè)計(jì) 見圖11-19,AD574片內(nèi)有時(shí)鐘，無須外加。 單極性方式:對010V或020V模擬信號進(jìn)行轉(zhuǎn)換。結(jié)果的高8位從DB11DB4輸出，低4位從DB3DB0輸出，并直接和單片機(jī)的數(shù)據(jù)總線相連。如遵循左對齊原則，DB3DB0應(yīng)接單片機(jī)數(shù)據(jù)總線的高半字節(jié)。 為實(shí)現(xiàn)啟動(dòng)A/D轉(zhuǎn)換和結(jié)果讀出，片選信號由地址線A1提供。 讀結(jié)果時(shí)，A1=0；CE信號由單片機(jī)的WR*和A7經(jīng)一級或非門提供，R/C*由RD*和A7經(jīng)一級或非門產(chǎn)生，A7應(yīng)為低電平。輸出

38、狀態(tài)信號STS接P3.2，供單片機(jī)查詢A/D轉(zhuǎn)換是否結(jié)束。12/8*端接+5V，AD574的A0由地址總線A0控制，實(shí)現(xiàn)全12位轉(zhuǎn)換，并將12位數(shù)據(jù)分兩次送入數(shù)據(jù)總線上。 第62頁/共90頁第63頁/共90頁完成一次A/D轉(zhuǎn)換的程序如下：（假定結(jié)果高8位在R2中，低4位在R3中，按左對齊原則）：MAIN：MOV R0，7CH ；選擇AD574，并令A(yù)0=0MOVX R0，A ；啟動(dòng)A/D轉(zhuǎn)換LOOP: NOPJB P3.2，LOOP ；查詢轉(zhuǎn)換是否結(jié)束MOVX A，R0；讀取高8位MOV R2，A ；存入R2中MOV R0，7DH ；令A(yù)0=1MOVX A，R0；讀取低4位地MOV R3，A

39、；存入R3中MCS-51與A/D轉(zhuǎn)換器MC14433（雙積分型） 的接口第64頁/共90頁 雙積分型由于兩次積分時(shí)間比較長，所以轉(zhuǎn)換速度慢，但精度可以做得比較高；對周期變化的干擾信號積分為零，抗干擾性能也較好。 常用的有3位雙積分A/D轉(zhuǎn)換器MC14433（精度相當(dāng)于11位二進(jìn)制數(shù)）和4位雙積分A/D轉(zhuǎn)換器ICL7135（精度相當(dāng)于14位二進(jìn)制數(shù)）。1. MC14433A/D轉(zhuǎn)換器簡介 MC14433是3位雙積分型A/D轉(zhuǎn)換器，優(yōu)點(diǎn)：精度高、抗干擾性能好等，缺點(diǎn)：轉(zhuǎn)換速度慢，約110次/秒。與國內(nèi)產(chǎn)品5G14433完全相同，可互換。 被轉(zhuǎn)換電壓量程為199.9mV或1.999V。轉(zhuǎn)換完的數(shù)據(jù)以

40、BCD碼的形式分四次送出。第65頁/共90頁（1）MC14433的引腳功能說明 MC14433A/D轉(zhuǎn)換器引腳如圖11-20: 第66頁/共90頁各引腳的功能如下：（1）電源及共地端 VDD：主工作電源+5V。VEE：模擬部分的負(fù)電源端，接-5V。VAG：模擬地端。VSS： 數(shù)字地端。VR： 基準(zhǔn)電壓輸入端。（2）外接電阻及電容端 R1：積分電阻輸入端，轉(zhuǎn)換電壓VX=2V時(shí)， R1=470；VX=200mV時(shí)，R1=27k。 C1：積分電容輸入端，一般取0.1F。R1/C1：R1與C1的公共端。CLKI、CLKO：外接振蕩器時(shí)鐘調(diào)節(jié)電阻RC，RC一般 取470左右。第67頁/共90頁（3）轉(zhuǎn)換

41、啟動(dòng)/結(jié)束信號端 EOC：轉(zhuǎn)換結(jié)束信號輸出端，正脈沖有效。 DU：啟動(dòng)新的轉(zhuǎn)換，若DU與EOC相連，每當(dāng)A/D轉(zhuǎn) 換結(jié)束后，自動(dòng)啟動(dòng)新的轉(zhuǎn)換。（4）過量程信號輸出端 OR*：當(dāng)|VX|VR，輸出低電平。（5）位選通控制端 DS4DS1：分別為個(gè)、十、百、千位輸出的選通脈沖，DS1對應(yīng)千位，DS4對應(yīng)個(gè)位。每個(gè)選通脈沖寬度為18個(gè)時(shí)鐘周期，兩個(gè)相應(yīng)脈沖之間間隔為2個(gè)時(shí)鐘周期。如圖11-21所示第68頁/共90頁第69頁/共90頁（6）BCD碼輸出端 Q0Q3：BCD碼數(shù)據(jù)輸出線。Q3為最高位，Q0為最低位。 當(dāng)DS2、DS3和DS4選通期間，輸出三位完整的BCD碼數(shù)，但在DS1（千位）選通期間，

42、輸出端Q0Q3除了表示個(gè)位的0或1外，還表示被轉(zhuǎn)換電壓的正負(fù)極性（Q2=1為正）、欠量程還是過量程，具體含義如表11-2所示。第70頁/共90頁表11-2 DS1選通時(shí)Q3Q0表示的結(jié)果Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0表表 示示 結(jié)結(jié) 果果1 1 0 00 0 0 0 1 1 0 0 0 0 0 00 0 1 11 1 1 1 千位數(shù)為千位數(shù)為0 0千位數(shù)為千位數(shù)為1 1結(jié)果為正結(jié)果為正結(jié)果為負(fù)結(jié)果為負(fù)輸入過量程輸入過量程輸入欠量程輸入欠量程第71頁/共90頁由表11-2可知：（1）在Q0=“0”的條件下，Q3=0表示千位（1/2位） 為1， “Q3=1”表示千位為0。（2）Q2表

43、示極性， “1”為正極性， “0”為負(fù)極性。（3）Q0=“1”表示過量程或欠量程,Q3=0 表示過量程， Q3=1表示欠量程。2. MC14433與8031單片機(jī)的接口 如圖11-12，MC1403（與5G1403相同）為+2.5V精密基準(zhǔn)源。DU端與EOC端相連，即選擇連續(xù)轉(zhuǎn)換方式，每次轉(zhuǎn)換結(jié)果都送至輸出寄存器。EOC：轉(zhuǎn)換結(jié)束輸出標(biāo)志。 讀取A/D轉(zhuǎn)換結(jié)果可采用中斷方式或查詢方式。采用中斷方式時(shí)，EOC端與8031外部中斷輸入端INT0*或INT1*相連。采用查詢方式EOC端可與任一I/O口線相連。第72頁/共90頁第73頁/共90頁 若用中斷方式讀取結(jié)果，應(yīng)選用跳沿觸發(fā)方式。如果轉(zhuǎn)換結(jié)果

44、存放到8031內(nèi)部RAM的20H、21H單元中，存放格式如圖11-23所示。 初始化程序開放CPU中斷，允許外部中斷1中斷請求，置外部中斷1為跳沿觸發(fā)方式。 每次A/D轉(zhuǎn)換結(jié)束，都向CPU請求中斷，CPU響應(yīng)中斷，執(zhí)行中斷服務(wù)程序，讀取A/D轉(zhuǎn)換的結(jié)果。 程序如下：第74頁/共90頁ORG 001BH LJMP PINT1 ；跳外部中斷1的中斷服務(wù)程序ORG 0100HINITI：SETB IT1 ；選擇外中斷1為跳沿觸發(fā)方式 MOV IE，84H ；CPU開中斷，允許外部中斷1 PINT1：MOV A，P1 ；外部中斷1服務(wù)程序JNB Acc.4，PINT1；等待DS1選通信號的到來JB A

45、cc.0，Per ；是否過、欠量程，是則轉(zhuǎn)向Per處理JB Acc.2，PL1 ；判結(jié)果極性，為正，跳PL1 SETB 07H ；結(jié)果為負(fù)，符號位07H置1AJMP PL2 ； PL1： CLR 07H ；結(jié)果為正，符號位清0PL2： JB Acc.3，PL3 ；千位為0，跳PL3 第75頁/共90頁 SETB 04H ；千位為1，把04H位置1 AJMP PL4 ; PL3： CLR 04H ；千位為0，把04H位清0PL4： MOV A，P1；JNB Acc.5，PL4 ；等待百位的選通信號DS2MOV R0，20H ；指針指向20H單元XCHD A，R0；百位20H單元低4位PL5: M

46、OV A，P1;JNB Acc.6，PL5 ；等待十位數(shù)的選通信號DS3的到來 SWAP A ；讀入十位，高低4位交換INC R0 ；指針指向21H單元MOV R0，A ；十位數(shù)的BCD碼送入21H的高4位PL6： MOV A，P1JNB Acc.7，PL6 ；等待個(gè)位數(shù)選通信號DS4的到來；第76頁/共90頁XCHD A，R0 ；個(gè)位數(shù)送入21H單元的低4位RETIPEr：SETB 10H ；置過量程、欠量程標(biāo)志RETI ；中斷返回11.3 MCS-51與V/F轉(zhuǎn)換器的接口 在既要求數(shù)據(jù)長距離傳輸又要求精確度較高的場合，可使用V/F轉(zhuǎn)換器代替A/D器件。 V/F轉(zhuǎn)換器是把電壓信號轉(zhuǎn)變?yōu)轭l率信號的器件，有良好的精度、線性，此外，電路簡單，外圍元件性能要求不高，適應(yīng)環(huán)境能力強(qiáng)，轉(zhuǎn)換速度不低于一般的雙積分型A/D器件，且價(jià)格低，因此V/F轉(zhuǎn)換技術(shù)廣泛用于非快速A/D過程中。第77頁/共90頁V/F轉(zhuǎn)換器實(shí)現(xiàn)A/D轉(zhuǎn)換的原理工作原理： 把V/F轉(zhuǎn)換器輸出的頻