串行通信電路的設計

1、串行通信電路I串行通信電路的設計1 串行通信電路1.1 設計目的（1）掌握串行通信電路的構(gòu)成、原理與設計方法；（2）熟悉 QuartusII 的仿真方法。1.2 基本要求（1）發(fā)方實現(xiàn) 8bit 碼字的并串轉(zhuǎn)換，使用單一電纜發(fā)送信號，收方實現(xiàn)串并轉(zhuǎn)換后輸出；（2）并行輸出端的 8bit 寄存器；（3）收方數(shù)據(jù)是否已準備好指示輸出端。1.3 發(fā)揮部分（1）加密通信；（2）串行發(fā)/收端口 FIFO 緩存；（3）發(fā)/收方奇偶校驗位生成/檢測；（4）其他。2 設計過程及論文的基本要求2.1 設計過程的基本要求：（1）基本部分必須完成，發(fā)揮部分可以在已給的范圍或自己尋找資料的范圍內(nèi)任選；（2）符合要求的

2、設計報告一份，其中包括邏輯電路圖、實際接線圖各一份；（3）設計題目必須仿真通過，設計過程的資料草稿上交；（4）成績的組成：考勤、每天任務的完成工作量、答辯情況、報告；2.2 課程設計論文的基本要求：（1）藍黑色或黑色鋼筆或碳素筆書寫，不允許用圓珠筆。項目齊全、字跡工整，有條件的可以打印。（2）裝訂順序：封面、任務書、成績評定表、中文摘要、關(guān)鍵詞、目錄、正文（正文的具體要求按老師講課要求） 、總結(jié)及致謝、參考文獻、附錄（邏輯電路圖與實際接線圖） 。中文摘要中文摘要串行通信電路是為了實現(xiàn)數(shù)據(jù)傳輸?shù)姆奖愣O計的一種電路，將八位數(shù)據(jù)通過八位加法器使要傳送的數(shù)據(jù)同時加上一個數(shù)，而這個數(shù)是通過兩片計數(shù)器組

3、成的時鐘電路實現(xiàn)的，并且此時鐘電路不斷的對輸入數(shù)據(jù)進行加法運算，實現(xiàn)數(shù)據(jù)的加密計算。并行變串行是通過數(shù)據(jù)選擇器使八位的加密數(shù)據(jù)通過 74151 實現(xiàn)數(shù)據(jù)的串行傳送，從而實現(xiàn)電路的功能。串行數(shù)據(jù)變并行數(shù)據(jù)，將串行數(shù)據(jù)送到移位寄存器中，控制移位串行通信電路II寄存器的時鐘脈沖，使數(shù)據(jù)能夠從移位寄存器的八個輸出端口輸出，但一定要控制好當移位寄存器有時鐘脈沖作用時，所選出的數(shù)據(jù)恰好是加密后的八位并行數(shù)據(jù)，為后面的解碼部分做準備。解密電路是利用時鐘電路和加法器。不過，是將加法器的 CIN端置高電平，實現(xiàn)的是減法運算，還有就是時鐘電路輸出的要是加密時鐘輸出數(shù)據(jù)的反碼，這樣才能實現(xiàn)數(shù)據(jù)的解密。另外，數(shù)據(jù)解密

4、是解密時鐘電路的 CP 脈沖一定要和加密時鐘脈沖的 CP 脈沖一致，才能確保電路的正確性。數(shù)據(jù)輸出電路的設計是將解密電路解密后的數(shù)據(jù)，送到寄存器中?？刂萍拇嫫鞯拿}沖實現(xiàn)數(shù)據(jù)的輸出。數(shù)字電子技術(shù)的迅速發(fā)展，為人們的文化、物質(zhì)生活提供了優(yōu)越的條件，空調(diào)、電子計算機等，都是典型的技術(shù)應用實例。計算機的普及，為大學生提供很好的學習平臺。經(jīng)過對數(shù)字電子技術(shù)基礎一學期的學習，掌握了一些理論上的知識。而課程設計正好幫我們好好的整理和實踐了這些知識。目錄目錄課程設計任務書課程設計任務書 .I I數(shù)字電子技術(shù)數(shù)字電子技術(shù) 課程設計成績評定表課程設計成績評定表 .IIIIII中文摘要中文摘要 .IVIV串行通信電

5、路III1 1 設計任務描述設計任務描述 .1 11.1 設計題目：串行通信電路 .11.2 設計要求： .11.2.1 設計目的：.11.2.2 基本要求：.11.2.3 發(fā)揮部分：.12 2 設計思路設計思路 .2 23 3 設計方框圖設計方框圖 .3 34 4 各部分電路設計及調(diào)試各部分電路設計及調(diào)試 .4 44.1 并行數(shù)據(jù)加密 .44.2 加密數(shù)據(jù)并行變串行模塊.44.3 串行變并行電路設計.54.4 解密電路.64.5 數(shù)據(jù)輸出電路 .75 5 串行通信電路過程分析串行通信電路過程分析 .8 85.1 串行通信電路的總電路圖 .85.2 電路圖的工作過程分析 .85.2.1 并行數(shù)

6、據(jù)加密工作過程分析.85.2.2 數(shù)據(jù)變換為串行數(shù)據(jù)電路工作過程分析.95.2.3 串行變并行電路的工作過程分析.95.2.4 解密電路電路的工作過程分析.105.25 輸出電路的工作過程分析 .106 6 元器件清單元器件清單 .12127 7 主要元器件介紹主要元器件介紹 .1313小結(jié)小結(jié) .1616致謝致謝 .1717參考文獻參考文獻 .1818附錄附錄 A A 串行通信總電路串行通信總電路 .1919串行通信電路11 設計任務描述設計任務描述1.1 設計題目：設計題目：串行通信電路串行通信電路1.2 設計要求：設計要求：1.2.1 設計目的：設計目的：（1）掌握串行通信電路的構(gòu)成、原

7、理與設計方法；（2）熟悉 QuartusII 的仿真方法。1.2.2 基本要求：基本要求：（1）發(fā)方實現(xiàn) 8bit 碼字的并串轉(zhuǎn)換，使用單一電纜發(fā)送信號，收方實現(xiàn)串并轉(zhuǎn)換后輸出（2）并行輸出端的 8bit 寄存器；（3）收方數(shù)據(jù)是否已準備好指示輸出端。1.2.3 發(fā)揮部分：發(fā)揮部分：（1）加密通信。串行通信電路22 設計思路設計思路根據(jù)此次課程設計的目的，串行通信電路是將 8bit 的并行數(shù)據(jù)通過加密等過程，進行串行輸送，在進行解碼和串行數(shù)據(jù)變并行數(shù)據(jù)，最后輸出。我的設計思路就是：（1）加密模塊：將八位數(shù)據(jù)通過八位加法器使要傳送的數(shù)據(jù)同時加上一個數(shù)，而這個數(shù)是通過兩片計數(shù)器組成的時鐘電路實現(xiàn)的

8、，并且此時鐘電路不斷的對輸入數(shù)據(jù)進行加法運算，實現(xiàn)數(shù)據(jù)的加密計算。 （2）并行變串行：并行變串行是通過數(shù)據(jù)選擇器使八位的加密數(shù)據(jù)通過 74151 實現(xiàn)數(shù)據(jù)的串行傳送，從而實現(xiàn)電路的功能。 （3）串行數(shù)據(jù)變并行數(shù)據(jù)的電路設計思路是，將串行數(shù)據(jù)送到移位寄存器中，控制移位寄存器的時鐘脈沖，使數(shù)據(jù)能夠從移位寄存器的八個輸出端口輸出，但一定要控制好當移位寄存器有時鐘脈沖作用時，所選出的數(shù)據(jù)恰好是加密后的八位并行數(shù)據(jù)，為后面的解碼部分做準備。 （4）解密模塊：解密電路是利用時鐘電路和加法器。不過，是將加法器的 CIN 端置高電平，實現(xiàn)的是減法運算，還有就是時鐘電路輸出的要是加密時鐘輸出數(shù)據(jù)的反碼，這樣才能

9、實現(xiàn)數(shù)據(jù)的解密。另外，數(shù)據(jù)解密是解密時鐘電路的 CP 脈沖一定要和加密時鐘脈沖的 CP 脈沖一致，才能確保電路的正確性。 （5）數(shù)據(jù)輸出電路的設計是將解密電路解密后的數(shù)據(jù)，送到寄存器中?？刂萍拇嫫鞯拿}沖實現(xiàn)數(shù)據(jù)的輸出。以上為串行通信電路的設計思路。串行通信電路33 設計方框圖設計方框圖數(shù)據(jù)輸入加密后的并行數(shù)據(jù)加密的串行數(shù)據(jù)并行數(shù)據(jù)輸出數(shù)據(jù)加密電路數(shù)據(jù)選擇器數(shù)據(jù)分配器解密電路串行通信電路44 各部分電路設計及各部分電路設計及調(diào)試調(diào)試4.1 并行數(shù)據(jù)加密并行數(shù)據(jù)加密數(shù)據(jù)加密模塊設計如圖 4.1 所示：圖 4.1 數(shù)據(jù)加密模塊設計電路 數(shù)據(jù)加密模塊的設計思路是：利用八位加法器和兩片 74161 組成

10、的多位計數(shù)器，不斷的在輸入數(shù)據(jù)上加數(shù)，進而達到對輸入數(shù)據(jù)進行加密的效果，使并行數(shù)據(jù)能夠加密后輸出。4.4.2 2 加密數(shù)據(jù)并行變串行模塊加密數(shù)據(jù)并行變串行模塊并行變串行模塊設計如圖 4.2 所示：串行通信電路5圖 4.2 并行變串行模塊設計電路 并行變串行電路設計主要利用了 74151 數(shù)據(jù)分配器和 74161 計數(shù)器完成。數(shù)據(jù)分配器將八位加法器加密過的八位數(shù)據(jù)，依次分配，進而達到串行傳輸?shù)哪康?。具體過程是將 74161 設置重置端，當計數(shù)器計數(shù)到七的時候，重置端有效，將并行數(shù)據(jù)按DO,D1,D2,D3,D4,D5,D6,D7 的順序串行從 Y 輸出。4.34.3 串行變并行電路設計串行變并行

11、電路設計串行數(shù)據(jù)變并行數(shù)據(jù)的電路設計思路是，將串行數(shù)據(jù)送到移位寄存器中，控制移位寄存器的時鐘脈沖，使數(shù)據(jù)能夠從移位寄存器的八個輸出端口輸出，但一定要控制好當移位寄存器有時鐘脈沖作用時，所選出的數(shù)據(jù)恰好是加密后的八位并行數(shù)據(jù)，為后面的解碼部分做準備。 串行變并行電路設計如圖 4.3 所示串行通信電路6圖 4.3 串行變并行數(shù)據(jù)電路設計圖4.4 解密電路解密電路解密電路如圖 4.4 所示圖 4.4 解密電路圖串行通信電路7解密電路是利用時鐘電路和加法器。不過，是將加法器的 CIN 端置高電平，實現(xiàn)的是減法運算，還有就是時鐘電路輸出的要是加密時鐘輸出數(shù)據(jù)的反碼，這樣才能實現(xiàn)數(shù)據(jù)的解密。另外，數(shù)據(jù)解密

12、是解密時鐘電路的 CP 脈沖一定要和加密時鐘脈沖的CP 脈沖一致，才能確保電路的正確性。4.5 數(shù)據(jù)輸出電路數(shù)據(jù)輸出電路數(shù)據(jù)輸出電路的設計是將解密電路解密后的數(shù)據(jù)，送到寄存器中。控制寄存器的脈沖實現(xiàn)數(shù)據(jù)的輸出。輸出電路的電路圖，如圖 4.5 所示。圖 4.5 數(shù)據(jù)輸出電路串行通信電路85 串行通信電路過程分析串行通信電路過程分析5.15.1 串行通信電路串行通信電路的總電路圖的總電路圖圖 5.1 串行通信電路總電路圖5.25.2 電路圖的工作過程分析電路圖的工作過程分析本次設計的電路是串行通信電路，該電路實現(xiàn)的是將八位數(shù)據(jù)變?yōu)榇袛?shù)據(jù)進行傳輸，最后變回并行數(shù)據(jù)輸出。其中實現(xiàn)了時鐘加密通信。.5

13、.2.1 并行數(shù)據(jù)加密工作過程分析并行數(shù)據(jù)加密工作過程分析首先，輸入八位數(shù)據(jù)，假設為 10101010，然后兩片 74161 組成的時鐘電路對輸入的八位數(shù)據(jù)進行加密。仿真結(jié)果如下：串行通信電路9圖 5.2.1 數(shù)據(jù)加密仿真結(jié)果 此仿真結(jié)果是利用時鐘脈沖將八位的輸入數(shù)據(jù)加密后的數(shù)據(jù)結(jié)果。5.2.25.2.2 數(shù)據(jù)變換為串行數(shù)據(jù)電路工作過程分析數(shù)據(jù)變換為串行數(shù)據(jù)電路工作過程分析八位數(shù)據(jù)加密后由數(shù)據(jù)選擇器變換為串行的數(shù)據(jù)，此過程電路的仿真結(jié)果如下：圖 5.2.2 變換為串行數(shù)據(jù)電路仿真結(jié)果5.2.3 串行變并行電路的工作過程分析串行變并行電路的工作過程分析這部分模塊可以說是整個電路的核心所在，此部分

14、電路是將串行數(shù)據(jù)又變回了并行數(shù)據(jù)，此模塊實現(xiàn)的方法是利用移位寄存器的原理實現(xiàn)的，為后面的解密做好基礎。次模塊的仿真結(jié)果如下：串行通信電路10圖 5.2.3 串行變并行數(shù)據(jù)輸出仿真圖5.2.4 解密電路電路的工作過程分析解密電路電路的工作過程分析解密電路是根據(jù)數(shù)據(jù)分配器輸出的八位數(shù)據(jù)分配器，時鐘電路和加法器組成的解密電路實現(xiàn)。此模塊的仿真結(jié)果如圖：圖 5.2.4 解密電路仿真結(jié)果圖5.25 輸出電路的工作過程分析輸出電路的工作過程分析輸出電路所實現(xiàn)的是數(shù)據(jù)的輸出，和加密前的數(shù)據(jù)完全相同。實現(xiàn)此功能利用了寄存器。仿真結(jié)果如圖所示。串行通信電路11圖 5.2.5 輸入與輸出結(jié)果圖串行通信電路126

15、6 元器件清單元器件清單序號元器件名稱型號數(shù)量1數(shù)據(jù)選擇器741511 片2計數(shù)器741615 片3移位寄存器741641 片4寄存器743741 片5八位全加器8ffadd2 片6非門NOT9 個7二輸入與非門Nand22 個串行通信電路137 7 主要元器件介紹主要元器件介紹7.1 數(shù)據(jù)選擇器 741517.1.1 引腳圖7.1.2 功能表表 7.1.2 74HC151 的功能表輸 入輸 出使能選 擇 210 HLLLLLLLL L L LL L HL H LL H HH L LH L HH H LH H HL HD0 0D1 1D2 2D3 3D4 4D5 5D6 6D7 77.2 計數(shù)

16、器 741617.2.1 引腳圖串行通信電路147.2.2 功能表表 7.2.2 74LVC161 的功能表輸入輸出清零預置使能CEP CET時鐘CP預置數(shù)據(jù)輸入3 2 1 03 2 1 0進位TCLHHHHLHHH L LH H 32 1 0 L L L L 3210保持保持計數(shù)L#L#7.3 移位寄存器 741647.3.1 引腳圖7.3.2 功能表串行通信電路15表 7.3.2 74164 的功能表7.4 寄存器 743747.4.1 引腳圖7.4.2 功能表表 7.4.2 74374 的功能表串行通信電路16小結(jié)小結(jié)本次我們組課程設計的題目是串行通信電路，這次課程設計我們查閱了許多的相

17、關(guān)文獻和書籍。因為剛看到這個題目的時候，大家都不了解。前期都處于迷茫狀態(tài)。此次課設是一周的時間，第一天，老師對每個題目都做了解釋及其具體的要求，使邏輯電路的輪廓逐漸清晰起來。知道了從何處下手。大家都知道，課程設計是用我們課程知識綜合應用的實踐訓練；是我們邁向社會，從事職業(yè)工作前一個必不少的過程。所以我很珍惜這次機會，在老師講完的時候，我們組就有了一個模塊的思路。我組成員都很積極，想大顯自己的能力。我們今天認真的進行課程設計，學會腳踏實地邁開實踐這一步，就是為明天能穩(wěn)健地在社會大潮中奔跑打下堅實的基礎。在這次的課程設計中，不僅檢驗了我所學習的知識，也培養(yǎng)了我如何去把握一件事情，如何去做一件事情，

18、又如何完成一件事情。在設計過程中，與同學分工設計，和同學們相互探討，相互學習，相互監(jiān)督。學會了合作，學會了運籌帷幄，學會了寬容，學會了理解，也學會了做人與處世。這一周內(nèi)， 我感觸最深的當屬查閱大量的設計資料了。無論是課本上的，還是網(wǎng)上的都瀏覽了不少相關(guān)的設計思路，從中也借鑒了別人的思想，開闊了自己的思路。在設計程序之前，設計者必學對所用的知識內(nèi)部有一個深刻的理解，知道具體應用的是哪一部分的知識。更要有一個清晰的思路和一個完整的結(jié)構(gòu)框圖。在設計邏輯電路時，不能妄想一次就將整個電路圖設計好。 反復修改、不斷改進是整個設計過程的必經(jīng)之路。要養(yǎng)成文件管理的好習慣，因為每個模塊可能仿真的次數(shù)很多，如果不

19、整理好文件，最后可能一團糟。一個邏輯圖的完美與否不僅僅是實現(xiàn)其應有的功能， 而應該讓人一看就能明白你的設計結(jié)構(gòu)。在設計課程過程中遇到問題是很正常的，但我們應該將每次遇到的問題分析清楚，并及時解決，以免下次再碰到同樣的問題。通過這次訓練，我能夠更好的綜合運用所學知識、獨立分析和解決實際問題。培養(yǎng)了自己的創(chuàng)新意識和創(chuàng)新能力，并獲得了科學研究的基礎訓練和培養(yǎng)了團隊協(xié)作精神。在這個過程中，我也學到了很多知識。因為每個同學喜好不一樣，有的人喜歡研究，有的人喜歡大量查閱資料。所以從他們那里學的東西也多了。比如說，在設計的時候，我有個模塊一直想不透。恰好一個同學提供了一個想法，在這個基礎上，最后我設計出了更完整的邏輯電路圖。團隊合作精神真的很重要。我組成員各有優(yōu)點，他們?nèi)跁炌ǖ哪芰芎?，也使我這方面的能力得到了很大提高。在與老師交流、請教之間，課設很快就結(jié)束了。一周的時間雖然短暫，但在這一星期的課程設計中收獲很多。將以前的知識運用到實踐中，大大提升了自己的動手能力。在設計與仿真的過程中，對某些元件的功能及特點有了很好的了解，這