數(shù)字邏輯實(shí)驗(yàn)課

1、實(shí)驗(yàn)一 Maxplus軟件的基本操作一、實(shí)驗(yàn)內(nèi)容1熟悉Maxplus軟件的基本操作，了解各種設(shè)計(jì)方法（原理圖設(shè)計(jì)、文本設(shè)計(jì)、波形設(shè)計(jì)）2用邏輯圖和VHDL語(yǔ)言設(shè)計(jì)一個(gè)異或門(mén)。3用邏輯圖和VHDL語(yǔ)言設(shè)計(jì)三態(tài)門(mén)，三態(tài)門(mén)的使能端對(duì)低電平有效。二、電路要求1進(jìn)實(shí)驗(yàn)室前，請(qǐng)寫(xiě)一份預(yù)習(xí)報(bào)告；進(jìn)實(shí)驗(yàn)室時(shí)經(jīng)指導(dǎo)老師檢查后，才可上機(jī)操作。2預(yù)習(xí)報(bào)告內(nèi)容有： 異或門(mén)和三態(tài)門(mén)的邏輯圖； 用VHDL語(yǔ)言編寫(xiě)異或門(mén)和三態(tài)門(mén)；3實(shí)驗(yàn)結(jié)束前，要填寫(xiě)實(shí)驗(yàn)卡，將異或門(mén)的仿真波形畫(huà)在實(shí)驗(yàn)卡上。三、電路功能介紹1、異或門(mén)（XOR） 用途：異或門(mén)是一種用途廣泛的門(mén)電路。典型應(yīng)用是作為加法器的單元電路。 邏輯圖 真值表ABOUT00

2、0011101110 VHDL程序數(shù)據(jù)流描述： 波形圖2三態(tài)門(mén)，又名三態(tài)緩沖器（Tri-State Buffer） 用途：用在總線傳輸上，有效而又靈活地控制多組數(shù)據(jù)在總線上通行，起著交通信號(hào)燈的作用。 邏輯圖 真值表ENAOUT00Hi-Z01Hi-Z100110 VHDL程序行為描述：結(jié)構(gòu)體描述： 波形圖實(shí)驗(yàn)二 加法器的設(shè)計(jì)與仿真一、實(shí)驗(yàn)內(nèi)容1用VHDL語(yǔ)言設(shè)計(jì)全加器；2利用設(shè)計(jì)的全加器組成串行加法器；3用VHDL語(yǔ)言設(shè)計(jì)并行加法器。二、電路要求1進(jìn)實(shí)驗(yàn)室前，請(qǐng)寫(xiě)一份預(yù)習(xí)報(bào)告；進(jìn)實(shí)驗(yàn)室時(shí)經(jīng)指導(dǎo)老師檢查后，才可上機(jī)操作。2預(yù)習(xí)報(bào)告內(nèi)容有： 用VHDL語(yǔ)言編寫(xiě)全加器、串行加法器和并行加法器。3實(shí)

3、驗(yàn)結(jié)束前，要填寫(xiě)實(shí)驗(yàn)卡，將以上3種電路的仿真波形畫(huà)在實(shí)驗(yàn)卡上。三、電路功能介紹1全加器 用途：實(shí)現(xiàn)一位全加操作 邏輯圖 真值表XYCINSCOUT0000000110010100110110010101011100111111 VHDL程序數(shù)據(jù)流描述： 波形圖2四位串行加法器 邏輯圖 波形圖374283：4位先行進(jìn)位全加器（4-Bit Full Adder） 邏輯框圖 邏輯功能表注：1、輸入信號(hào)和輸出信號(hào)采用兩位對(duì)折列表，節(jié)省表格占用的空間，如：A1/A3對(duì)應(yīng)的列取值相同，結(jié)果和值1/3對(duì)應(yīng)的運(yùn)算是1=A1+B1和3=A3+B3。請(qǐng)自行驗(yàn)證一下。2、C2是低兩位相加產(chǎn)生的半進(jìn)位，C4是高兩位相

4、加后產(chǎn)生的進(jìn)位輸出，C0是低位級(jí)加法器向本級(jí)加法器的進(jìn)位輸入。實(shí)驗(yàn)三 譯碼器與編碼器的設(shè)計(jì)與仿真一、實(shí)驗(yàn)內(nèi)容1參照芯片74LS138的電路結(jié)構(gòu)，用VHDL語(yǔ)言設(shè)計(jì)3-8譯碼器；2參照芯片74LS148的電路結(jié)構(gòu)，用VHDL語(yǔ)言設(shè)計(jì)8-3優(yōu)先編碼器。二、實(shí)驗(yàn)要求1進(jìn)實(shí)驗(yàn)室前，請(qǐng)寫(xiě)一份預(yù)習(xí)報(bào)告；進(jìn)實(shí)驗(yàn)室時(shí)經(jīng)指導(dǎo)老師檢查后，才可上機(jī)操作。2預(yù)習(xí)報(bào)告內(nèi)容有: 8-3編碼器、3-8譯碼器的邏輯表達(dá)式； 用VHDL語(yǔ)言設(shè)計(jì)8-3編碼器、3-8譯碼器。3實(shí)驗(yàn)結(jié)束前，要填寫(xiě)實(shí)驗(yàn)卡，將以上2種電路的仿真波形畫(huà)在實(shí)驗(yàn)卡上。三、電路功能介紹174148：8-3優(yōu)先編碼器（8 to 3 Priority Encode

5、r） 用途：將各種輸入信號(hào)轉(zhuǎn)換成一組二進(jìn)制代碼，使得計(jì)算機(jī)可以識(shí)別這一信號(hào)的作用。鍵盤(pán)里就有大家天天打交道的編碼器，當(dāng)你敲擊按鍵時(shí)，被敲擊的按鍵被鍵盤(pán)里的編碼器編碼成計(jì)算機(jī)能夠識(shí)別的ASCII碼。譯碼器與編碼器的功能正好相反。 邏輯框圖 邏輯功能表INPUTSOUTPUTSEN0N 1N2N 3N 4N 5N 6N 7NA2 A1 A0EO GS1 1 1 11 10 00 0 00 10 0 10 0 10 10 0 1 10 1 00 10 0 1 1 10 1 10 10 0 1 1 1 11 0 00 10 0 1 1 1 1 11 0 10 10 0 1 1 1 1 1 11 1 0

6、0 100 1 1 1 1 1 1 11 1 10 101 1 1 1 1 1 1 11 1 11 0 邏輯表達(dá)式和邏輯圖：由你來(lái)完成。274138：3-8譯碼器（3 to 8 Demultiplexer），也叫3-8解碼器 用途：用一組二進(jìn)制代碼來(lái)產(chǎn)生各種獨(dú)立的輸出信號(hào)，這種輸出信號(hào)可以用來(lái)執(zhí)行不同的工作。顯示器中的像素點(diǎn)受到譯碼器的輸出控制。 邏輯框圖：用邏輯符號(hào)（Symbol）來(lái)解釋該電路輸入與輸出信號(hào)之間的邏輯關(guān)系，既省事又直觀。如下圖所示。解碼信號(hào)輸出端低電平有效代碼輸入端使能輸入端 邏輯功能表：用真值表來(lái)定量描述該電路的邏輯功能。這個(gè)表是設(shè)計(jì)3-8譯碼器的關(guān)鍵；74138的邏輯功能

7、表如下：INPUTOUTPUTSelectEnableC B AG1 G HA G 2BY7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1

8、 1 1注：使能端G1是高電平有效；使能端G2是低電平有效，G2 = G2A AND G2B。實(shí)驗(yàn)四 多路復(fù)用器與比較器的設(shè)計(jì)與仿真一、實(shí)驗(yàn)內(nèi)容1參照芯片74LS153的電路結(jié)構(gòu)，用VHDL語(yǔ)言設(shè)計(jì)四選一多路復(fù)用器；2從Maxplus中取7485器件（比較器）進(jìn)行仿真與分析；用VHDL語(yǔ)言設(shè)計(jì)4位比較器，接著進(jìn)行仿真與分析，電路邏輯結(jié)構(gòu)參照芯片74x85。二、實(shí)驗(yàn)要求1進(jìn)實(shí)驗(yàn)室前，請(qǐng)寫(xiě)一份預(yù)習(xí)報(bào)告；進(jìn)實(shí)驗(yàn)室時(shí)經(jīng)指導(dǎo)老師檢查后，才可上機(jī)操作。2預(yù)習(xí)報(bào)告內(nèi)容有: 4選1多路復(fù)用器、比較器的邏輯表達(dá)式； 用VHDL語(yǔ)言設(shè)計(jì)4選1多路復(fù)用器、比較器。 3實(shí)驗(yàn)結(jié)束前，要填寫(xiě)實(shí)驗(yàn)卡，將以上2種電路的仿真波

9、形畫(huà)在實(shí)驗(yàn)卡上。三、電路功能介紹174153：4選1多路復(fù)用器（4 to 1 Multiplexer），又叫4選1數(shù)據(jù)選擇器 用途：可以對(duì)多個(gè)輸入信號(hào)進(jìn)行選擇。電視機(jī)里的頻道轉(zhuǎn)換開(kāi)關(guān)就是一個(gè)多路開(kāi)關(guān)。 邏輯框圖 邏輯功能表InputsOutputsSelectStrobeGYB AX X100 00C00 10C11 00C21 10C3 邏輯圖27485：4位大小比較器（4-Bit Magnitude Comparator） 邏輯框圖 邏輯功能表實(shí)驗(yàn)五 觸發(fā)器的仿真一、實(shí)驗(yàn)內(nèi)容1用VHDL語(yǔ)言設(shè)計(jì)D鎖存器，并進(jìn)行仿真與分析；2參看Maxplus中器件7474（邊沿D觸發(fā)器）的邏輯功能，用VH

10、DL語(yǔ)言設(shè)計(jì)邊沿觸發(fā)式D觸發(fā)器，并進(jìn)行仿真與分析。3參看Maxplus中器件7476（邊沿JK觸發(fā)器）的邏輯功能，用VHDL語(yǔ)言設(shè)計(jì)邊沿觸發(fā)式JK觸發(fā)器，并進(jìn)行仿真與分析。二、預(yù)習(xí)報(bào)告要求1進(jìn)實(shí)驗(yàn)室前，請(qǐng)寫(xiě)一份預(yù)習(xí)報(bào)告；進(jìn)實(shí)驗(yàn)室時(shí)經(jīng)指導(dǎo)老師檢查后，才可上機(jī)操作。2預(yù)習(xí)報(bào)告內(nèi)容有: 用VHDL語(yǔ)言編寫(xiě)D鎖存器程序； 用VHDL語(yǔ)言編寫(xiě)邊沿D觸發(fā)器程序； 用VHDL語(yǔ)言編寫(xiě)邊沿JK觸發(fā)器程序。三、電路功能介紹1D鎖存器（D Latch） 邏輯圖 邏輯功能表ENDQQN1001110保持Q保持QN2邊沿式D觸發(fā)器（Positive-Edge-Triggered D Flip-Flops with P

11、reset , Clear and Complementary Outputs） 邏輯框圖 邏輯功能表INPUTsOUTPUTsPRCLRCLKDQ QN011 0100 1001(失效) 1(失效)1111 01100 1110保持Q 保持QN注：= Positive-going Transition3邊沿式JK觸發(fā)器 邏輯框圖 邏輯功能表INPUTsOUTPUTsPRCLRCLKJKQ QN011 0100 1001(失效) 1(失效)1100保持Q 保持QN11101 011010 11111Toggle（翻轉(zhuǎn)）111保持Q 保持QN注：= Transition from high to

12、 low levelVHDL編程選用語(yǔ)句建議：1、 可用if statement；2、 可用邏輯方程。實(shí)驗(yàn)六 計(jì)數(shù)器與序列檢測(cè)器的仿真一、實(shí)驗(yàn)內(nèi)容1用VHDL語(yǔ)言設(shè)計(jì)一個(gè)按余3碼順序計(jì)數(shù)的計(jì)數(shù)器，并進(jìn)行仿真與分析；2用VHDL語(yǔ)言設(shè)計(jì)一個(gè)“1101001”位串的序列檢測(cè)器，并仿真與分析。二、預(yù)習(xí)報(bào)告要求1進(jìn)實(shí)驗(yàn)室前，請(qǐng)寫(xiě)一份預(yù)習(xí)報(bào)告；進(jìn)實(shí)驗(yàn)室時(shí)經(jīng)指導(dǎo)老師檢查后，才可上機(jī)操作。2預(yù)習(xí)報(bào)告內(nèi)容有: 用VHDL語(yǔ)言編寫(xiě)余3碼計(jì)數(shù)器程序； 用VHDL語(yǔ)言編寫(xiě)“1101001”序列檢測(cè)器程序。三、電路功能介紹1、計(jì)數(shù)器計(jì)數(shù)器： 一般來(lái)說(shuō)，在狀態(tài)圖中包含有一個(gè)循環(huán)（見(jiàn)下圖）的任何時(shí)鐘時(shí)序電路都可稱為計(jì)數(shù)器

13、。計(jì)數(shù)器的模是指在循環(huán)中的狀態(tài)個(gè)數(shù)。一個(gè)有m個(gè)狀態(tài)的計(jì)數(shù)器稱為模m計(jì)數(shù)器，有時(shí)也稱為m分頻計(jì)數(shù)器。如果一個(gè)計(jì)數(shù)器的模不是2的冪，就會(huì)有多余狀態(tài)，在正常工作時(shí)是不用這些狀態(tài)的。最常用的計(jì)數(shù)器可能就是n位二進(jìn)制計(jì)數(shù)器。這樣的計(jì)數(shù)器有n個(gè)觸發(fā)器及2n種狀態(tài)，這些狀態(tài)的循環(huán)順序是0, 1, 2, ., 2n-1, 0, 1, .。其中，每一種狀態(tài)都被編碼成對(duì)應(yīng)的n位二進(jìn)制整數(shù)。 行波計(jì)數(shù)器：當(dāng)某一位由1變到0，這一位就會(huì)向高位產(chǎn)生一個(gè)進(jìn)位，由低位到高位，每次傳送一位，如T觸發(fā)器。同步計(jì)數(shù)器： 所有的觸發(fā)器都共用一個(gè)CLK信號(hào)，在經(jīng)過(guò)僅僅tTQ納秒的延遲后，所有的觸發(fā)器的輸出都同時(shí)變化，它包括兩種結(jié)構(gòu)：

14、同步串行計(jì)數(shù)器和同步并行計(jì)數(shù)器。1同步串行計(jì)數(shù)器：采用一個(gè)主計(jì)數(shù)使能信號(hào)CNTEN來(lái)實(shí)現(xiàn)控制。每一個(gè)T觸發(fā)器要發(fā)生翻轉(zhuǎn)的充要條件是CNTEN信號(hào)有效且所有的低階計(jì)數(shù)位都為1，同步n位二進(jìn)制計(jì)數(shù)器的每一位都可以用一定數(shù)量的邏輯元件來(lái)實(shí)現(xiàn)，它的缺點(diǎn)是組合型的使能信號(hào)由最低位到最高位串行傳送，如果時(shí)鐘周期太短的話，計(jì)數(shù)器LSB（最低位）的變化可能來(lái)不及傳送到MSB（最高位）。2同步并行計(jì)數(shù)器：每一個(gè)EN輸入都用一個(gè)專門(mén)的與門(mén)來(lái)驅(qū)動(dòng)，這樣，CNTEN信號(hào)到達(dá)各個(gè)觸發(fā)器的EN輸入端只需要經(jīng)過(guò)一級(jí)邏輯電路，它是最快的二進(jìn)制計(jì)數(shù)器的結(jié)構(gòu)形式。2序列檢測(cè)器應(yīng)用狀態(tài)機(jī)的概念設(shè)計(jì)一個(gè)序列檢測(cè)器，以“1110010

15、”序列檢測(cè)器的設(shè)計(jì)為例。該序列檢測(cè)器收到一組串行碼（1110010）后輸出檢測(cè)標(biāo)志為1，否則為0。該序列檢測(cè)器的Mealy機(jī)狀態(tài)圖如下： S0 S6 S5 S4 S3 S2 S1 0 / 00 / 01 / 0 0 / 1 0 / 01 / 01 / 00 / 01 / 01 / 00 / 01 / 00 / 01 / 0序列檢測(cè)器的Mealy機(jī)狀態(tài)表：現(xiàn) 態(tài)（present_state） 次態(tài) / 輸出（next_state / cout） cin=0 cin=1 S0 S0 / 0 S1 / 0 S1 S0 / 0 S2 / 0 S2 S0 / 0 S3 / 0 S3 S4 / 0 S3

16、/ 0S4 S5 / 0 S1 / 0S5 S0 / 0 S6 / 0S6 S0 / 1 S2 / 0實(shí)驗(yàn)七 雷鳥(niǎo)車尾燈狀態(tài)機(jī)的設(shè)計(jì)一、實(shí)驗(yàn)內(nèi)容1用VHDL語(yǔ)言設(shè)計(jì)一個(gè)雷鳥(niǎo)車尾燈狀態(tài)機(jī)，并進(jìn)行仿真分析和下載實(shí)現(xiàn)。二、預(yù)習(xí)報(bào)告要求1進(jìn)實(shí)驗(yàn)室前，請(qǐng)寫(xiě)一份預(yù)習(xí)報(bào)告；進(jìn)實(shí)驗(yàn)室時(shí)經(jīng)指導(dǎo)老師檢查后，才可上機(jī)操作。2預(yù)習(xí)報(bào)告內(nèi)容有: 用VHDL語(yǔ)言編寫(xiě)雷鳥(niǎo)車尾燈狀態(tài)機(jī)程序。三、電路功能介紹1、雷鳥(niǎo)車尾燈的功能描述左下圖為1965年福特雷鳥(niǎo)車。其車尾每邊有3個(gè)燈，這些燈輪流順序亮起，以表示車子的轉(zhuǎn)向，如右下圖所表現(xiàn)的那樣。狀態(tài)機(jī)有2個(gè)輸入信號(hào)（LEFT和RIGHT），它們分別表示駕駛員左轉(zhuǎn)和右轉(zhuǎn)的要求。另外還

17、有1個(gè)應(yīng)急閃爍輸入（HAZ），它要求車尾燈工作在告警狀態(tài)，即所有6個(gè)燈輪流協(xié)調(diào)地閃爍。還假設(shè)有一個(gè)單獨(dú)運(yùn)行時(shí)鐘信號(hào)，該信號(hào)的頻率等于這些燈所要求的閃爍頻率。 2、車尾燈狀態(tài)機(jī)設(shè)計(jì)原理本例為設(shè)計(jì)一個(gè)Moore機(jī)，這樣就單獨(dú)由狀態(tài)來(lái)決定哪個(gè)燈亮，哪個(gè)燈滅。左轉(zhuǎn)時(shí)，狀態(tài)機(jī)就在4個(gè)狀態(tài)中循環(huán)，右邊的燈都不亮而左邊的0、1、2或3個(gè)燈亮。類似地，右轉(zhuǎn)時(shí)狀態(tài)機(jī)應(yīng)該在4個(gè)狀態(tài)中循環(huán)，左邊的燈都不亮而右邊的0、1、2或3個(gè)燈亮。在告警模式下，只要求有兩種狀態(tài)，所有的燈都亮和所有的燈都滅。下圖為雷鳥(niǎo)車尾燈狀態(tài)圖: 定義1個(gè)中性的IDLE（空閑）狀態(tài)表示所有的燈都滅的情況。當(dāng)要求左轉(zhuǎn)時(shí)，機(jī)器將經(jīng)過(guò)1、2和3個(gè)燈亮

18、這3種狀態(tài)，然后回到狀態(tài)IDLE；右轉(zhuǎn)時(shí)的過(guò)程也是一樣的。在告警模式下，機(jī)器在IDLE狀態(tài)和6個(gè)燈都亮的狀態(tài)之間來(lái)回變換。輸出表: 狀態(tài)圖有8個(gè)狀態(tài)，所以最少需要3個(gè)觸發(fā)器來(lái)對(duì)這些狀態(tài)進(jìn)行編碼。顯然，有許多狀態(tài)賦值方式（精確地講有8！種），下表選用了其中一種方式。作這種選擇的理由如下：1) 初始（空閑）狀態(tài)000與大多數(shù)觸發(fā)器和寄存器是兼容的，因?yàn)檫@些觸發(fā)器和寄存器很容易初始化為0狀態(tài)。2) 對(duì)于左轉(zhuǎn)循環(huán)（ IDLEL1L2L3IDLE），2個(gè)狀態(tài)變量（Q 和Q0）采用的“計(jì)數(shù)”順序是葛萊碼的順序。這樣可以使每次狀態(tài)轉(zhuǎn)移時(shí)發(fā)生變化的狀態(tài)變量數(shù)最少，從而簡(jiǎn)化激勵(lì)邏輯。3) 基于狀態(tài)圖的對(duì)稱性，對(duì)

19、于右轉(zhuǎn)循環(huán)，狀態(tài)變量Q1和 0采用與左轉(zhuǎn)循環(huán)相同的“計(jì)數(shù)”順序，而用Q2來(lái)區(qū)別左轉(zhuǎn)循環(huán)和右轉(zhuǎn)循環(huán)。4) 剩下的狀態(tài)變量組合用來(lái)表示狀態(tài)LR3。下表是狀態(tài)圖和狀態(tài)賦值表的轉(zhuǎn)移列表。每一行都包含了當(dāng)前狀態(tài)、下一狀態(tài)以及狀態(tài)圖中對(duì)應(yīng)弧線上的轉(zhuǎn)移表達(dá)式。前面狀態(tài)和下一狀態(tài)的命名和編碼也在表中示出。狀態(tài)名用來(lái)作為參考，而狀態(tài)的編碼用來(lái)推得轉(zhuǎn)移方程。實(shí)驗(yàn)八 綜合實(shí)驗(yàn)（選做一個(gè)）一、數(shù)字跑表設(shè)計(jì)一個(gè)數(shù)字跑表，該跑表具有復(fù)位、暫停、秒表計(jì)時(shí)等功能。跑表結(jié)構(gòu)示意圖如下圖所示：跑表設(shè)三個(gè)輸入端，分別為時(shí)鐘輸入（CLK）、復(fù)位（CLR）和啟動(dòng)/暫停（PAUSE）按鍵。復(fù)位信號(hào)高電平有效，可對(duì)跑表異步清零；當(dāng)啟動(dòng)/暫停信號(hào)為低電平時(shí)，跑表開(kāi)始計(jì)時(shí)，為高電平時(shí)暫停，變低后在原來(lái)的數(shù)值基礎(chǔ)上繼續(xù)計(jì)時(shí)，這兩個(gè)控制信號(hào)的作用見(jiàn)下表：控制器取值功能復(fù)位（CLR）1異步清零0計(jì)數(shù)啟動(dòng)/暫停鍵（PAUSE）1暫停0計(jì)數(shù)計(jì)時(shí)結(jié)果需在數(shù)碼管上顯示出來(lái)。二、交通燈控制器設(shè)計(jì)一個(gè)十字路口的交通燈控制器，其