計算機組成原理小題(共3頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上1如果說變址尋址方式主要是面向用戶的，那么基址尋址一般是面向（系統(tǒng)）的。2在堆棧尋址中，設(shè)A為累加器，SP為堆棧指示器，Msp為SP指示的棧頂單元。如果進棧操作順序是：（SP）-1SP，（A）Msp；那么出棧操作的順序應(yīng)是（）。A.（Msp）A，（SP）+1SPB.（SP）+1SP，（Msp）AC.（SP）-1SP，（Msp）AD.（Msp）A，（SP）-1SP分析：堆棧是按特定順序進行訪問的存儲區(qū)，其訪問方式是后進先出，即先存入的數(shù)據(jù)后讀出。對堆棧的操作有入棧和出棧兩種，兩者的操作完全相反，包括功能和順序均相反。答案：A3假設(shè)寄存器R中的數(shù)值為200，主存地址為20

2、0和300的地址單元中存效的內(nèi)容分別是300和400，則什么方式下訪問到的操作數(shù)為200（ ）A.直接尋址200 B.寄存器間接尋址（R）C.存儲器間接尋址（200） D.寄存器尋址R4、單地址指令（ ）A.只能對單操作數(shù)進行加工處理B.只能對雙操作數(shù)進行加工處理C.無處理雙操作數(shù)的功能D.既能對單操作數(shù)進行加工處理，也能在隱含約定另一操作數(shù)（或地址）時，對雙操作數(shù)進行運算5、轉(zhuǎn)移指令執(zhí)行結(jié)束后，程序計數(shù)器PC中存放的是（）。A.該轉(zhuǎn)移指令的地址B.順序執(zhí)行的下條指令地址C.轉(zhuǎn)移的目標(biāo)地址D.任意指令地址分析：轉(zhuǎn)移指令執(zhí)行過程中，將轉(zhuǎn)移指令所指的子程序的起始地址裝入PC，因此轉(zhuǎn)移指令執(zhí)行結(jié)束后

3、，程序計數(shù)器PC中存放的是轉(zhuǎn)移的目標(biāo)地址。答案：C6、，用浮點加法計算X+Y的最終結(jié)果是 ´29/32，Y = 25´浮點數(shù)加、減運算過程一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點數(shù)的階碼和尾數(shù)均采用補碼表示，且位數(shù)分別為5位和7位（均含2位符號位）。若有兩個數(shù)X = 27 A00111    B00111  C01000   D發(fā)生溢出答案 D解析 1、十進制小數(shù)到二進制的轉(zhuǎn)換，小數(shù)與整數(shù)的補碼表示；2、浮點數(shù)的階碼（整數(shù)）、尾數(shù)（尾數(shù)）的表示，規(guī)格化的概念；3、浮點數(shù)的加法運算與結(jié)果溢

4、出檢查；         X浮=00111 ，Y浮=00101 =00111 X和Y的尾數(shù)相加的，應(yīng)規(guī)格化，成為，階碼要加1，將變成8，但階碼的數(shù)值位用3位補碼表示，不能表示正8，表明運算結(jié)果是溢出了。4、解題技巧A） 也可先把25×5/8變成27×5/8/4=27×5/32，再計算29/32+5/32=34/32=2×17/32， 表明需要階碼加1，將變成8，已經(jīng)不能表示，是溢出。B） 千萬不要變分?jǐn)?shù)為小數(shù)之后再轉(zhuǎn)換成二進制，分母是2的整數(shù)冪時只需轉(zhuǎn)換其分子部分，這對于解這

5、個題實在是太重要了。、7、下面關(guān)于浮點運算器的描述中，正確的是(A)。. 浮點運算器可用兩個松散連接的定點運算部件-階碼部件和尾數(shù)部件來實現(xiàn). 階碼部件可實現(xiàn)加、減、乘、除4種運算. 階碼部件只可進行階碼相加、相減和相乘操作，而不能進行除操作. 尾數(shù)部件只進行乘法和除法運算8、設(shè)和兩個數(shù)為余3代碼，如采用這種代碼進行十進制運算，其和的余3代碼應(yīng)為 A 。其所代表的十進制值為 B ，其BCD碼為 C 。余3代碼十進制加法運算原則是：“當(dāng)和無進位時(即和的十進制值9)， D ;當(dāng)和有進位時(即和的十進制值>9)， E ?！惫┻x擇的答案A： B：78(10) 87(10) 45(10) 72(10)C： D、E：不需修正 需減0011(2)修正需加0011(2)修正 需加0110(2)修正需減0110(2)修正 修正方法不確定9、在多級存儲體系中、Cache的主要功能是（匹配CPU和主存之間的速度），虛擬存儲器的主要功能是（匹配主存和輔存之間的速度）。10、SRAM靠來,DRAM靠MOS管的柵上的來存儲信息, DRAM需要進行周期性的刷新 操作.11、動態(tài)半導(dǎo)體存儲器的刷新時間一般有 （集中刷新）、（分散刷新）、（異步刷新）三種。12、若RAM芯片內(nèi)有1024個單元,用單譯碼方式,地址譯碼器將有( )條輸出線;用雙譯碼方式,地址譯碼器有( )條輸出線;答案:1024;