計(jì)算機(jī)組成原理所有概念

1、2022-2-2412022-2-2422022-2-2432022-2-2442022-2-2452022-2-2462022-2-2472022-2-2482022-2-2492022-2-24102022-2-24112022-2-24122022-2-24132022-2-24142022-2-24152022-2-24162022-2-24172022-2-24182022-2-24192022-2-24202022-2-24212022-2-24222022-2-24232022-2-24242022-2-24252022-2-24262022-2-24272022-2-2428主

2、機(jī)與外設(shè)之間設(shè)置接口適配電路的原因主機(jī)與外設(shè)之間設(shè)置接口適配電路的原因: 利用接口可實(shí)現(xiàn)多臺外部設(shè)備的選擇。利用接口可實(shí)現(xiàn)多臺外部設(shè)備的選擇。 通過接口可實(shí)現(xiàn)數(shù)據(jù)緩沖達(dá)到速度匹配。通過接口可實(shí)現(xiàn)數(shù)據(jù)緩沖達(dá)到速度匹配。 通過接口可實(shí)現(xiàn)數(shù)據(jù)串通過接口可實(shí)現(xiàn)數(shù)據(jù)串-并格式的轉(zhuǎn)換。并格式的轉(zhuǎn)換。 通過接口可實(shí)現(xiàn)電平轉(zhuǎn)換。通過接口可實(shí)現(xiàn)電平轉(zhuǎn)換。 通過接口可傳送控制命令。通過接口可傳送控制命令。 通過接口可監(jiān)視設(shè)備的工作狀態(tài)。通過接口可監(jiān)視設(shè)備的工作狀態(tài)。2022-2-24292022-2-24302022-2-24312022-2-24322022-2-24332022-2-24342022-2-24

3、352022-2-24362022-2-24373412CDAB00050000510005200053ABCD123400050000510005200053 例：設(shè)例：設(shè)CPUCPU共有共有1616根地址線和根地址線和8 8根數(shù)據(jù)線，并用根數(shù)據(jù)線，并用MREQMREQ作為作為訪存控制信號，訪存控制信號，WRWR作為讀作為讀/ /寫命令信號寫命令信號( (高為讀，低為寫高為讀，低為寫) )。設(shè)計(jì)一個(gè)容量為設(shè)計(jì)一個(gè)容量為32KB32KB、地址范圍為、地址范圍為0000H0000H7FFFH7FFFH的主存的主存儲器。說明設(shè)計(jì)方案。儲器。說明設(shè)計(jì)方案。G1 Y7G2A 譯 Y6G2B 碼 :AB

4、 器C Y0 SRAM A12A0 CSD7D0 WE解：芯片容量為：芯片容量為：8K8K8bits=8KB8bits=8KB 32KB 32KB容量的存儲器需要容量的存儲器需要4 4片片8KB8KB存儲芯片；存儲芯片； 4 4芯片地址分配如下：芯片地址分配如下： 芯片芯片0 0：0000H0000H1FFFH1FFFH 芯片芯片1 1：2000H2000H3FFFH3FFFH 芯片芯片2 2：4000H4000H5FFFH5FFFH 芯片芯片3 3：6000H6000H7FFFH7FFFH 芯片譯碼地址分配如下：芯片譯碼地址分配如下： A A1313A A1414A A1515對應(yīng)對應(yīng)3-83-8譯碼器的輸入端譯碼器的輸入端ABCABC，Y Y0 0Y Y3 3譯碼輸譯碼輸出分別選擇芯片出分別選擇芯片0 0芯片芯片3 3的片選的片選CSCS； WRWR輸出至存儲芯片的輸出至存儲芯片的WEWE端，端，MREQMREQ直接輸出至直接輸出至G1G1，反，反相輸出至相輸出至G2AG2BG2AG2B。 1510 7 4 3 0OP源寄存器源寄存器變址寄存器變址寄存器偏移量偏移量(16