第五章存儲器

1、第5章 存 儲 器5.1 存儲器概述存儲器概述 5.2 隨機存取存儲器隨機存取存儲器RAM 5.3 只讀存儲器只讀存儲器ROM 5.4 CPU與存儲器的連接與存儲器的連接 習題習題 5.1 存存 儲儲 器器 概概 述述5.1.1 存儲器分類存儲器分類 按存取速度和用途可把存儲器分為兩大類，內部存儲器和外部存儲器。 內存具有一定容量，存取速度快。內存是計算機的重要組成部分，CPU可對它進行訪問。 內存主要是半導體存儲器。 外存速度較慢，但存儲容量不受限制，故稱海量存儲器。 外存主要是磁記錄存儲器和光記錄存儲器。半導體存儲器從制造工藝分為雙極型、CMOS型、HMOS型等；從應用角度分為隨機讀寫存儲

2、器和只讀存儲器。掩膜ROM可編程ROM(PROM)電可擦PROM(EEPROM)可擦除ROM(EPROM)非易失RAM(NVRAM)靜態(tài)RAM(SRAM)動態(tài)RAM(DRAM)組合RAM(IRAM)雙極型RAMMOS型RAM只讀存儲器(ROM)隨機讀寫存儲器(RAM)半導體存儲器隨機讀寫存儲器隨機讀寫存儲器(RAM) 這種存儲器在使用過程中既可利用程序隨時寫入信息，又可隨時讀出信息。它分為雙極型和MOS型兩種，前者讀寫速度高，但功耗大，集成度低，故在微型機中幾乎都用后者。RAM可分為三類。 1) 靜態(tài)RAM 靜態(tài)RAM即SRAM(Static RAM)，其存儲電路以雙穩(wěn)態(tài)觸發(fā)器為基礎，狀態(tài)穩(wěn)定

3、，只要不掉電，信息不會丟失。優(yōu)點是不需刷新，缺點是集成度低。它適用于不需要大存儲容量的微型計算機(例如，單板機和單片機)中。 2) 動態(tài)RAM 動態(tài)RAM即DRAM(Dynamic RAM)，其存儲單元以電容為基礎，電路簡單，集成度高。但也存在問題，即電容中電荷由于漏電會逐漸丟失，因此DRAM需定時刷新。它適用于大存儲容量的計算機。 3) 非易失RAM 非易失RAM或稱掉電自保護RAM，即NVRAM(Non Volative RAM)，這種RAM是由SRAM和EEPROM共同構成的存儲器，正常運行時和SRAM一樣，而在掉電或電源有故障的瞬間，它把SRAM的信息保存在EEPROM中，從而使信息不

4、會丟失。NVRAM多用于存儲非常重要的信息和掉電保護。 其他新型存儲器還有很多，如快擦寫ROM(即Flash ROM)以及Integrated RAM，它們已得到應用，詳細內容請參閱存儲器數(shù)據(jù)手冊。講解視頻講解視頻只讀存儲器只讀存儲器ROM 非易失性，斷電后數(shù)據(jù)不會消失，通常存儲操作系統(tǒng)或固化的程序。 1) 掩膜ROM 掩膜ROM是利用掩膜工藝制造的存儲器，程序和數(shù)據(jù)在制造器件過程中已經(jīng)寫入，一旦做好，不能更改。因此，只適合于存儲成熟的固定程序和數(shù)據(jù)，大量生產(chǎn)時，成本很低。例如，鍵盤的控制芯片。 2) 可編程ROM 可編程ROM簡稱PROM(Programable ROM)。PROM由廠家生產(chǎn)

5、出的“空白”存儲器，根據(jù)用戶需要，利用特殊方法寫入程序和數(shù)據(jù)，即對存儲器進行編程。但只能寫入一次，寫入后信息是固定的，不能更改。它PROM類似于掩膜ROM，適合于批量使用。 3) 可擦除PROM 可擦除PROM簡稱EPROM(Erasable Programable ROM)。這種存儲器可由用戶按規(guī)定的方法多次編程，如編程之后想修改，可用紫外線燈制作的擦除器照射730分鐘左右(新的芯片擦除時間短，多次擦除過的芯片擦除時間長)，使存儲器復原，用戶可再編程。這對于專門用途的研制和開發(fā)特別有利，因此應用十分廣泛。 4) 電可擦PROM 電擦除的PROM簡稱EEPROM或E2PROM(Electric

6、ally Erasable PROM)。這種存儲器能以字節(jié)為單位擦除和改寫，而且不需把芯片拔下插入編程器編程，在用戶系統(tǒng)即可進行。隨著技術的進步，EEPROM的擦寫速度將不斷加快，將可作為不易失的RAM使用。 32位微機系列配置4個存儲體，分別連接數(shù)據(jù)總線D7D0,D15D8, D23D16,D31D24,一次傳送32位數(shù)據(jù)；相應64位微機配置8個存儲體。 5.1.2 5.1.2 存儲器組織存儲器組織 16位微機系列配置偶奇兩個存儲體，分布連接數(shù)據(jù)總線D7 D0 和D15D8 ，一次數(shù)據(jù)總線可傳送16位數(shù)據(jù)。5.1.3 存儲器性能指標存儲器性能指標存儲容量存儲容量 = 單元數(shù)數(shù)據(jù)線位數(shù) 存儲器

7、的容量指每個存儲器芯片所能存儲的二進制數(shù)的位數(shù)。由于在微機中，數(shù)據(jù)大都是以字節(jié)(Byte)為單位并行傳送的，因此，對存儲器的讀寫也是以字節(jié)為單位尋址的。存取時間存取時間 指從CPU給出有效的存儲器地址到存儲器給出有效數(shù)據(jù)所需要的時間。存取時間越小，存取速度越快。講解視頻講解視頻5.2 隨機存取存儲器隨機存取存儲器(RAM)1. 1. 靜態(tài)靜態(tài)RAMRAM的構成的構成 由地址譯碼器，存儲矩陣，控制邏輯和三態(tài)數(shù)據(jù)緩沖器組成。 無需進行刷新，外部電路簡單。 基本存儲單元所包含的管子數(shù)目較多，且功耗也較大。 適合在小容量存儲器中使用。V5V3VCCV6AI/OI/O選擇線V4V1V2六個MOS管組成的

8、靜態(tài)RAM存儲電路5.2.1 靜態(tài)隨機存取存儲器（靜態(tài)隨機存取存儲器（SRAM） 靜態(tài)RAM內部是由很多基本存儲電路組成的，為了選中某一個單元，往往利用矩陣式排列的地址譯碼電路。 例如芯片6116(2K8位)，有2048個存儲單元，需11根地址線，7根用于行地址譯碼輸入，4根用于列譯碼地址輸入，每條列線控制8位，從而形成了128128個存儲陣列，即16K 個存儲體。6116的控制線有三條，片選CS、輸出允許OE和讀寫控制WE。 存儲器芯片內部結構圖 2. 靜態(tài)靜態(tài)RAM的例子的例子 6264芯片的容量為8K8位，地址線引腳A12A0可選擇8K個存儲單元。每個單元8位。 存儲器的地址由CPU輸入

9、，8位數(shù)據(jù)輸出時， A12A0與CPU的地址總線A12A0相連接； 16位數(shù)據(jù)輸出時，要用2片6264， A12A0與地址總線A13A1相連接。偶地址存儲體，用A0片選，輸出數(shù)據(jù)為低8位；奇地址存儲體，用BHE片選， 輸出數(shù)據(jù)為高8位。 CS2 CS1 WE OE D7D0 1 0 0 1 輸入 1 0 1 0 輸出 其 它 高阻抗講解視頻講解視頻5.2.2 5.2.2 動態(tài)隨機存取存儲器（動態(tài)隨機存取存儲器（DRAM)DRAM)動態(tài)動態(tài)RAMRAM的構成的構成 讀寫時，對應存儲單元的行列選擇信號都為高電平。 DRAM存放信息依靠電容，電容有電荷時，為邏輯“1”，沒有電荷時，為邏輯“0”。單管

10、動態(tài)存儲器電路刷 新放大器DV列選擇信號數(shù)據(jù)輸入輸出行選擇信號2.動態(tài)動態(tài)RAM的刷新的刷新 為防止電容漏電導致電荷流失，需每隔一定時間(約2ms)刷新一次。 刷新是逐行進行的，當某一行選擇信號為“1”時，選中了該行，電容上信息送到刷新放大器，刷新放大器又對這些電容立即進行重寫。由于刷新時，列選擇信號總為“0”，因此電容上信息不可能被送到數(shù)據(jù)總線上。Intel 2164A引腳 64K個存儲單元需要16條地址線，分兩次打入，先由RAS選通8位行地址并鎖存，再由CAS選通8位列地址來譯碼。 刷新時由行地址同時對4個存儲矩陣的同一行(512個單元)進行刷新。3. 動態(tài)動態(tài)RAM例子例子 Intel2

11、164是64K1的DRAM芯片，它的內部有4個128128基本存儲電路矩陣。128128存儲矩陣1/128行譯碼器128128存儲矩陣128讀出放大器1/128列譯碼128讀出放大器128128存儲矩陣1/128行譯碼器128128存儲矩陣128讀出放大器1/128列譯碼128讀出放大器A0A1A2A3A4A5A6A78位地址鎖存器行時鐘緩沖器列時鐘緩沖器寫允許時 鐘緩沖器RASCASWEDIN數(shù)據(jù)輸入緩 沖 器1/4I/O門輸 出緩沖器DOUTVDDVSSIntel 2164A內部結構示意圖4. 4. 內存條內存條 計算機的內存由DRAM組成，DRAM芯片放在內存條上，用戶只需把內存條插到系

12、統(tǒng)板上提供的存儲條插座上即可使用。 PC機常用的內存條主要由SDRAM、DDR SDRAM和DDRII SDRAM三種。同步動態(tài)隨機存取存儲器同步動態(tài)隨機存取存儲器SDRAMSDRAM 與系統(tǒng)時鐘同步，在時鐘上升沿采樣 ；內部存儲單元分成兩個（或以上）的體，一個讀/寫，其余預充電；支持突發(fā)模式，減少地址建立時間。雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器DDR SDRAM 在時鐘上升沿和下降沿各傳輸一次數(shù)據(jù)；使用DDL技術精確定位數(shù)據(jù)。第二代雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器第二代雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器DDRII SDRAM 每個時鐘能以4倍外部總線的速度讀/寫數(shù)

13、據(jù)；采用FBGA封裝、片外驅動調校、片內終結和前置技術，性能更好；5.2.3 5.2.3 高速緩沖存儲器高速緩沖存儲器 1.高速緩沖存儲器的使用 隨著CPU速度的不斷提高，DRAM的速度難以滿足CPU的要求，CPU訪問存儲器時一般要插入等待周期，對高速CPU來說這是一種極大的浪費。 為了使CPU全速運行，可采用CACHE技術，將經(jīng)常訪問的代碼和數(shù)據(jù)保存到SRAM組成的高速緩沖器中，把不常訪問的數(shù)據(jù)保存到DRAM組成的大容量存儲器中，這樣使存儲器系統(tǒng)的價格降低，又提供了接近零等待的性能。 2.Cache的結構 Cache一般由兩部分組成，一部分存放由主存儲器來的數(shù)據(jù)，另一部分存放該數(shù)據(jù)在主存儲器

14、中的地址。(此部分稱地址標記存儲器，記為Tag)。 由關聯(lián)性，高速緩沖存儲器結構可分為：全相聯(lián)全相聯(lián)Cache 保存數(shù)據(jù)塊及其在主存中的地址。直接映象直接映象Cache 主存分頁，Tag保存頁號，索引字段保存頁中偏移地址。成組相聯(lián)成組相聯(lián)Cache Cache分組，每組采用直接映像結構，組之間采用全相聯(lián)結構。3.Cache的架構 1）讀取結構旁視結構旁視結構 Cache和主存并行地連接到系統(tǒng)總線，同時監(jiān)視總線周期。當CPU發(fā)出數(shù)據(jù)請求時，Cache如果命中，響應并終止總線周期。如果沒命中，主存響應，同時Cache獲取數(shù)據(jù)。通視結構通視結構 Cache位于CPU和系統(tǒng)總線之間，CPU發(fā)出的所有數(shù)

15、據(jù)請求必須經(jīng)過 Cache的監(jiān)視。 只有在Cache沒命中時，數(shù)據(jù)請求才傳給主存。 2）寫入策略通寫法通寫法 當CPU寫入數(shù)據(jù)到Cache后， Cache立即將其寫入主存。回寫法回寫法 在系統(tǒng)總線空閑時，才將Cache中的內容回寫到主存。 3）替換策略 當Cache裝滿后，新的數(shù)據(jù)要不斷地替換Cache中過時的數(shù)據(jù)。一般采用：隨機法隨機法 先進先出法先進先出法 最近最少使用法最近最少使用法5.3 只讀存儲器只讀存儲器(ROM)5.3.1 掩膜掩膜ROM和可編程和可編程ROM 掩膜ROM中信息由廠家對芯片圖形掩膜進行兩次光刻而定，用戶不能修改。 PROM的內容由用戶編寫，不能修改，PROM出廠時

16、全為“1”，通過燒斷熔絲將某些單元變?yōu)椤?”。單元3單元2單元1單元0VCC地址譯碼器A1A0D3D2D1D0掩膜ROM電路原理圖5.3.2 可擦可編程只讀存儲器可擦可編程只讀存儲器(EPROM) 利用編程器寫入后，信息可長久保持。當其內容需要變更時，可由紫外線燈照射將其擦除，復原為全“1”，再根據(jù)需要利用編程器編程。 1. EPROM1. EPROM的工作原理的工作原理 EPROM存儲電路是利用浮柵雪崩注入技術實現(xiàn)。平時浮柵上無電荷，在控制柵加正壓，管子導通，ROM存儲信息為“1”；寫入時在漏極和襯底、漏極和源極加高壓，內部PN結擊穿，浮柵捕獲電荷，ROM存儲信息“0”；紫外光源照射時浮柵上

17、電荷形成光電流泄漏，實現(xiàn)擦除。SSiO2浮柵 PPN襯底(a)行線位線輸出位線DS浮柵管(b)VCC方式A9A0VPPVCC數(shù)據(jù)端功能讀低低高VCC5 V數(shù)據(jù)輸出輸出禁止低高高VCC5 V高阻備用高VCC5 V高阻編程低高低12.5 VVCC數(shù)據(jù)輸入校驗低低高12.5 VVCC數(shù)據(jù)輸出編程禁止高12.5 VVCC高阻標識符 低 低 高 高低高VCCVCC5 V5 V制造商編碼器件編碼引腳CEOEPGM2. EPROM2. EPROM例子例子 Intel 2764(8K8)有13條地址線，8條數(shù)據(jù)線，2個電壓輸入端VCC和VPP，一個片選端CE，此外還有輸出允許OE和編程控制端PGM。 2764

18、A的工作方式選擇的工作方式選擇1) 讀方式 讀方式是2764A通常使用的方式，此時兩個電源引腳VCC和VPP都接至+5 V，PGM接至高電平，當從2764A的某個單元讀數(shù)據(jù)時，先通過地址引腳接收來自CPU的地址信號，然后使控制信號和CE、OE都有效，于是經(jīng)過一個時間間隔，指定單元的內容即可讀到數(shù)據(jù)總線上。2) 標志符方式 要讀出2764的編碼必須順序讀出兩個字節(jié)，把A9接+12.5V的高電平，先讓A1A8全為低電平，而使A0從低變高。當A0=0時，讀出的內容為制造商編碼(陶瓷封裝為89H，塑封為88H)，當A0=1時，讀出器件的編碼(2764A為08H，27C64為07H)。3) 備用方式 只

19、要CE為高電平，2764A就工作在備用方式，輸出端為高阻狀態(tài)，這時芯片功耗將下降，從電源所取電流由100 mA下降到40 mA。4) 編程方式 VPP接+12.5V，VCC仍接+5V，從數(shù)據(jù)線輸入這個單元要存儲的數(shù)據(jù)，每寫一個地址單元，都必須在PGM端送一個寬度為45ms的負脈沖。5) 編程校驗方式 編程過程中，在一個字節(jié)的編程完成后，讀出同一單元的數(shù)據(jù)，這樣與寫入數(shù)據(jù)相比較，校驗編程的結果是否正確。2764編程波形編程波形地址數(shù)據(jù)VPPCEPGMOE45ms地址穩(wěn)定編程校驗5.3.3 5.3.3 電可擦可編程電可擦可編程ROM(EEPROM)ROM(EEPROM) EPROM的缺點是整個芯片

20、只寫錯一位，也必須從電路板上取下擦掉重寫。而EEPROM可以按字節(jié)擦除，也可以全片擦除。另外可以在線讀寫。1.并行接口EEPROM 讀寫方法簡單，容量較大，速度快，功耗大。98C64的寫入過程的寫入過程：字節(jié)寫入OE=1，WE加負脈沖，數(shù)據(jù)寫入指定地址單元。 頁寫入32個頁數(shù)據(jù)在內存中連續(xù)排列，一次寫一頁。 擦除 寫入FFH，擦除指定地址單元； 在OE加高壓，全片擦除。NMC98C64NMC98C64引腳圖引腳圖24C6424C64引腳圖引腳圖 引腳A2A0為片選或頁面選擇地址，當多個24C64芯片連接到一條總線時，通過A2A0選擇芯片。 SDA為串行數(shù)據(jù)輸入/輸出。 SCL為串行時鐘輸入，在

21、上升沿寫入，下降沿讀出。 WP為寫保護。2.串行接口EEPROM 功耗低，信號線少，讀寫方法復雜，速度慢。 24C64是8K8位的EEPROM。5.3.4 5.3.4 閃存閃存 閃存是電可擦除可編程的存儲器，閃存采用單管單元，可以做到很高的集成度。允許多線程重寫，速度很快。NORNOR閃存閃存 寫入和擦除速度很快，有完整的地址和數(shù)據(jù)接口，可以隨機讀取。適合用于個人電腦主板上BIOS資料的存儲或作為手持裝置系統(tǒng)資料的存放。NANDNAND閃存閃存 更快的寫入和擦除速度。只運行連續(xù)讀取擦除。適合于做存儲卡5.4 CPU與存儲器的連接與存儲器的連接 CPU對存儲器進行讀寫操作，首先由地址總線給出地址

22、信號，然后發(fā)出讀寫控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)的讀寫。連接時應注意:1. CPU1. CPU總線的帶負載能力總線的帶負載能力 存儲器主要是電容負載，在簡單系統(tǒng)中，CPU可直接與存儲器相連，在較大系統(tǒng)中，需加驅動器再與存儲器相連。2. CPU時序與存儲器存取速度之間的配合時序與存儲器存取速度之間的配合 CPU的取指周期和對存儲器讀寫都有固定的時序，由此決定了對存儲器存取速度的要求。若存儲器芯片已定，應考慮如何插入TW。3. 存儲器地址分配和片選存儲器地址分配和片選 內存分為ROM區(qū)和RAM區(qū)，RAM區(qū)又分為系統(tǒng)區(qū)和用戶區(qū)，每個芯片的片內地址由CPU的低位地址來選擇，芯片的片選信號由CP

23、U的高位地址譯碼取得。4. 控制信號的連接控制信號的連接5.4.1 存儲器的地址選擇存儲器的地址選擇 存儲器系統(tǒng)通常由許多存儲器芯片組成，對存儲器的尋址必須有兩部分：低位地址線連到所有存儲器芯片，實現(xiàn)片內尋址；高位地址線通過譯碼器或線性組合后輸出作為芯片的片選信號，實現(xiàn)片間尋址。 存儲器地址選擇有三種方法：1.1.線性選擇方式線性選擇方式 將某根高位地址線直接作為芯片的片選。 電路簡單，但地址分配重疊，且地址空間不連續(xù)。 適于用在容量小且不要求擴充的系統(tǒng)中。 1 1芯片的地址范圍：芯片的地址范圍：20003FFFH , 6000 7FFFH 2 2芯片的地址范圍：芯片的地址范圍：80009FF

24、FH , C000 DFFFH 2.2.全譯碼選擇方式全譯碼選擇方式 對全部高位地址進行譯碼，輸出作為片選。 譯碼電路復雜，但所得地址是唯一且連續(xù)的，并且便于內存擴充。第一片：地址范圍為0000003FFFH 第二片：地址范圍為0400007FFFH 第三片：地址范圍為080000BFFFH 第四片：地址范圍為0C0000FFFFH 3.3.部分譯碼選擇方式部分譯碼選擇方式 將高位地址線中的幾位經(jīng)過譯碼后作為片選控制。例如：例如： 要設計一個8K8的存儲器系統(tǒng)，采用2K8的RAM芯片4片，選用A13A11作為74LS138的譯碼輸入，譯碼輸出端Y0Y3作為片選信號，則其地址分配為：第一片：00

25、000007FFH 第二片：0080000FFFH 第三片：01000017FFH 第四片：0180001FFFH 由于A19 A14可以任意選擇，所以地址有重疊區(qū)。 若采用Y4Y7作為片選信號，4片RAM芯片的地址分配又不同，分別為：第一片：02000027FFH 第二片：0280002FFFH 第三片：03000037FFH 第四片：0380003FFFH 5.4.25.4.2存儲器的數(shù)據(jù)線和控制線的連接存儲器的數(shù)據(jù)線和控制線的連接 8086CPU數(shù)據(jù)線有16位，可讀寫一個字節(jié)，也可以讀寫一個字。 與8086CPU相連的存儲器分為奇偶兩個存儲體，用A0和BHE分別選擇。 若A0=0選中偶地址存儲體，數(shù)據(jù)線連到總線低8位D7D0； 若BHE=0選中奇地址存儲體，數(shù)據(jù)線連到總線高8位D15D8； 若讀寫一個字，A0和BHE都為0，兩個存儲體全選中。 控制線有地址鎖存ALE，讀RD，寫WR，存儲器或I/O選擇M/IO，數(shù)據(jù)允許DEN，數(shù)據(jù)收發(fā)控制DT/R等，分別與對應總線相連。用用4K4K8 8的的EPROMEPROM芯片芯片2732,8K2732,8K8 8的的RAMRAM芯片芯片62646264，