多通道可調(diào)脈寬脈沖發(fā)生器設(shè)計

1、多通道可調(diào)脈寬脈沖發(fā)生器設(shè)計張 良，秦 玲，劉承俊，章林 時間:2008年03月10日 字 體: 大 中 小關(guān)鍵詞:摘要：關(guān)鍵詞：?1。這些功率MOSFET器件在產(chǎn)生輸出脈沖時是同步觸發(fā)的，這樣就需要有多通道的同步觸發(fā)信號。功率MOSFET的開關(guān)速度非?？?，一般為十幾納秒。因此，對同步輸出的觸發(fā)信號需要的時間抖動要小于MOSFET器件的開關(guān)時間，否則將會引起并聯(lián)的MOSFET器件的電流不均勻，導(dǎo)致器件損壞。MOSFET器件的開關(guān)完全是由輸入柵極驅(qū)動信號決定的，為了能使功率MOSFET器件能在MHz的重復(fù)頻率下工作，要求觸發(fā)信號源有很小脈寬的輸出能力。本文介紹了一種可用于兆赫茲重復(fù)頻率的脈沖功率

2、源上作為觸發(fā)信號的多通道可調(diào)脈寬、頻率的脈沖發(fā)生器的設(shè)計。1 系統(tǒng)的組成和工作原理2 硬件設(shè)計控制部分的核心是單片機和CPLD器件，它們之間的接口方式一般有獨立方式和總線方式兩種。獨立方式最大的優(yōu)點是接口邏輯無須遵循單片機內(nèi)固定的總線方式的讀寫時序?？偩€方式具有編程簡單、速度快的優(yōu)點。本設(shè)計采用8位總線方式，圖2為硬件連接原理圖。設(shè)計中選用的CPLD是Lattice公司的ispLSI1032E-125LJ，CPLD的時鐘采用80MHz的有源晶振，產(chǎn)生的脈沖的最小脈寬為12.5ns，最大的脈沖寬度 為12.5256=3187.5ns。在脈沖串輸出模式下最多可以輸出255個脈沖；在連續(xù)輸出模式下，

3、輸出脈沖個數(shù)不受限制。這樣的設(shè)計可以滿足脈沖功率源的應(yīng)用范圍。單路光纖發(fā)射電路原理圖見圖3。為了使光纖發(fā)射器件有足夠的驅(qū)動電流，電路中用了3個與非門并聯(lián)驅(qū)動。每一個CPLD的輸出端口都由光纖發(fā)射電路分成12路同步光信號輸出，因此，最后能得到的觸發(fā)信號的路數(shù)可以是非常多的，足以滿足現(xiàn)階段開展的脈沖功率源的研究需要。?3 軟件設(shè)計2。PC的功能模塊包括設(shè)置和獲取信號發(fā)生器輸出脈沖的寬度、數(shù)量、頻率、復(fù)位單片機等。 開發(fā)的脈沖信號發(fā)生器控制程序的用戶界面如圖4所示。單片機89S52程序的各個函數(shù)模塊之間的關(guān)系和程序流程如圖5和圖6所示。整個程序以串口中斷處理函數(shù)作為程序的主流程。同時，由于把CPLD

4、作為單片機的外部數(shù)據(jù)存儲器，單片機對CPLD的控制程序就簡化為對CPLD映射的幾個端口的讀寫。CPLD以Lattice公司的ispLevel3做為開發(fā)工具，用VHDL作為開發(fā)語言，包括端口映射模塊和脈沖生成模塊。端口映射模塊模擬單片機的讀寫時序，將CPLD映射為單片機的0x800x82這幾個地址。其VHDL語言關(guān)鍵代碼如下：process(ALE，RD)beginif(ALE and RD)=1)thenread=1；end if；if(ALE and RD)=0)thenreadP0P0P0P0baseSettingPeriodbaseSettingWidthbaseSettingPulsenumbernull；end case；end if；end process；端口映射部分的仿真結(jié)果如圖7所示。脈沖生成部分由兩個主要process組成，一個process用來產(chǎn)生單個的脈沖，另一個則用來