三值ECL基本觸發(fā)器電路的設(shè)計(jì)與仿真

1、目錄摘要2Abstract3第1章4緒論41.1多值ECL邏輯電路設(shè)計(jì)的研究意義41.2 ECL電路及三值ECL觸發(fā)器的研究現(xiàn)狀5第二章72.1開(kāi)關(guān)信號(hào)理論72.1.1開(kāi)關(guān)變量和開(kāi)關(guān)代數(shù)72.1.2信號(hào)變量和信號(hào)代數(shù)72.1.3.結(jié)聯(lián)運(yùn)算82.1.4.聯(lián)結(jié)運(yùn)算92.2差動(dòng)電流開(kāi)關(guān)理論92.3ECL電路的互補(bǔ)對(duì)偶特性10第三章123.1普通ECL電路123.2差分ECL電路143.3修正反饋ECL電路(MFECL)153.4直接比較ECL電路16第四章184.1傳統(tǒng)鎖存器設(shè)計(jì)方法184.2互補(bǔ)對(duì)偶結(jié)構(gòu)的鎖存器開(kāi)關(guān)級(jí)設(shè)計(jì)194.2.1.D型鎖存器電路中的串聯(lián)結(jié)構(gòu)194.2.2.D型鎖存器電路中的并

2、聯(lián)結(jié)構(gòu)204.3鎖存器的電路結(jié)構(gòu)204.3.1互補(bǔ)對(duì)偶型204.3.2直接比較型21第五章235.1三值主從存儲(chǔ)型觸發(fā)器235.1.1電路結(jié)構(gòu)235.1.2直接比較型電路結(jié)構(gòu)245.2三值時(shí)鐘競(jìng)爭(zhēng)型觸發(fā)器275.2.1電路結(jié)構(gòu)275.2.2直接比較型電路結(jié)構(gòu)及模擬結(jié)構(gòu)分析28致 謝31參考文獻(xiàn)32摘要論文主要對(duì)發(fā)射極耦合邏輯電路的特性、結(jié)構(gòu)展開(kāi)了理論研究，并對(duì)三值ECL基本觸發(fā)器進(jìn)行了電路的設(shè)計(jì)與仿真。在ECL電路特性部分，論文概要敘述了以多值ECL電路開(kāi)關(guān)級(jí)設(shè)計(jì)的為理論基礎(chǔ)，并從ECL電路特有的互補(bǔ)對(duì)偶特性出發(fā)，指出了分析了晶體管對(duì)的兩個(gè)開(kāi)關(guān)變量的不獨(dú)立性及互補(bǔ)對(duì)偶特性。在ECL電路結(jié)構(gòu)部分

3、，首先介紹了ECL電路的改進(jìn)和發(fā)展，分別對(duì)普通ECL電路、差分ECL電路、修正反饋ECL(MFECL)電路的電路結(jié)構(gòu)特點(diǎn)、性能特點(diǎn)進(jìn)行做了簡(jiǎn)單的介紹和分析。在差分ECL電路以及MFECL電路的基礎(chǔ)上提出了適合三值ECL電路設(shè)計(jì)的直接比較型ECL電路，直接比較型ECL該電路是三值邏輯ECL電路中的反饋型差分ECL電路，它是一種反饋型電路，具有差分ECL電路和修正反饋發(fā)射極耦合邏輯(MFECL)電路的優(yōu)點(diǎn)。在ECL電路的互補(bǔ)對(duì)偶特性和直接比較型ECL電路基礎(chǔ)上，我們用以開(kāi)關(guān)級(jí)理論為基礎(chǔ)設(shè)計(jì)出了幾種三值ECL基本觸發(fā)器。首先設(shè)計(jì)出了三值ECL直接比較型D型鎖存器、。接著設(shè)計(jì)出了兩種三值一次操作型觸發(fā)

4、器:一為三值主從存儲(chǔ)型觸發(fā)器，二為三值時(shí)鐘競(jìng)爭(zhēng)型觸發(fā)器，并對(duì)電路進(jìn)行仿真，驗(yàn)證了電路的正確性。AbstractThe character and structure of ECL circuits were analyzed ,basic flip-flop of ternary Logic ECL circuit were designed and simulated.In the section about character ,this dissertation introduced the theory of switch-signal of ECL.circuist,ECL tern

5、ary D flip-latch with complementary-coupling structure was designed.It also indicated the two switch variables of Differential Pair are correlationl and possessed complementary-coupling aharacteristic.In the section about circuits structure,this dissertation introduced the development and ipmproveme

6、nt of ECL circuits: common ECL,differential ECL and modify feedback ECL circuits.Their structure character and performance were analyzed，Based on the differential ECL and modify feedback ECL circuits ,direct-comparativist ECL circuit was proceed.Its a feedback ciruits that have strongpoint of differ

7、ential ECL and modify feedback ECL circuits.Based on the complementary-coupling characteristic of ECL circuits and direct-comparativist ECL circuit, ECL temary basic flip-latch were desinged in switch level.First,direct-comparativist ECL temary D flip-latch with complementary-coupling structure was

8、desinged.Ternary principal and subordinate fllip-latch and clock competition flip-latch with complementary-coupling structure based on direct-comparativist ECL was also designed 第一章緒論ECL電路是一種非飽和型數(shù)字集成電路，由于消除了限制速度提高的晶體管存儲(chǔ)時(shí)間，因此可以獲得很高的工作速度，是一種高速的雙極型邏輯電路，它具有扇出系數(shù)大、線(xiàn)性運(yùn)算功能強(qiáng)的優(yōu)點(diǎn)，從而使得它在高速信息處理系統(tǒng)中得到了廣泛的應(yīng)用。在超高速數(shù)字

9、系統(tǒng)中，與其它集成電路相比，發(fā)射極耦合邏輯(ECL)集成電路可謂佼佼者，它已成為當(dāng)代高速電子計(jì)算機(jī)中的重要組成元器件。從70年代起，多值信號(hào)及處理多值信號(hào)的多值邏輯電路一直是國(guó)際上受到關(guān)注的課題，對(duì)它的研究工作取得了很大的進(jìn)展。多值信號(hào)可以提高傳輸線(xiàn)與集成電路的信息密度與處理信息的能力，發(fā)射極耦合邏輯(ECL)電路作為最快的雙極型電路，與多值邏輯的結(jié)合應(yīng)用研究一直受到重視。本章將首先簡(jiǎn)單闡述ECL電路多值邏輯設(shè)計(jì)的研究意義、研究動(dòng)向、研究現(xiàn)狀。1.1多值ECL邏輯電路設(shè)計(jì)的研究意義近20年內(nèi)CMOS電路得到了驚人的發(fā)展，并占據(jù)了大部分的應(yīng)用場(chǎng)合。CMOS電路的特點(diǎn)和優(yōu)勢(shì)在于它的高集成度、低功耗

10、。相應(yīng)的，CMOS電路的一個(gè)重要弱點(diǎn)是它的速度相對(duì)較慢，驅(qū)動(dòng)能力弱。而這些正是ECL電路的強(qiáng)項(xiàng)速度高、驅(qū)動(dòng)能力大。因此，在要求高速大驅(qū)動(dòng)的場(chǎng)合，CMOS電路的應(yīng)用受到限制，ECL電路得到應(yīng)用。如高速數(shù)據(jù)傳輸、高速存儲(chǔ)器、光接口、高速開(kāi)關(guān)與無(wú)線(xiàn)通信、高速計(jì)算機(jī)等。ECL電路與CMOS電路相比，具有四個(gè)優(yōu)點(diǎn):(1)研究表明，實(shí)現(xiàn)同樣的邏輯功能，ECL電路用的門(mén)數(shù)幾乎是靜態(tài)CMOS電路所用門(mén)數(shù)的一半。(2)ECL電路中開(kāi)關(guān)電流在差分對(duì)的二個(gè)晶體管間的轉(zhuǎn)換比CMOS電路中電壓變換快得多，這對(duì)電路的邏輯轉(zhuǎn)換很重要。(3)ECL電路的輸出電壓擺幅比CMOS電路小得多，這對(duì)信號(hào)周期與信號(hào)在電路間傳輸時(shí)間相當(dāng)

11、時(shí)，顯得尤為重要。同時(shí)，擺幅的減小，對(duì)于降低電路的動(dòng)態(tài)功耗也是有利的。(4)ECL電路中，組成差分對(duì)的二個(gè)晶體管分別工作于截止和線(xiàn)性區(qū)，且其電路輸出擺幅又較電源電壓小得多，因而其功耗主要是直流功耗，它不隨電路的工作頻率提高而增加。CMOS電路剛好相反，它的靜態(tài)功耗較小，其動(dòng)態(tài)功耗則較大，并會(huì)隨著工作頻率提高而增加。因此，在工作頻率越過(guò)一定值后，ECL電路的功耗低于CMOS電路的功耗。多值邏輯是指一切邏輯值的取值數(shù)大于二的邏輯。多值邏輯在電子科學(xué)技術(shù)中的應(yīng)用，目前還遠(yuǎn)沒(méi)有二值邏輯那么普遍，其主要原因，一是二值邏輯無(wú)論在理論上或?qū)嵺`上均己成熟，二是多值邏輯電路的實(shí)現(xiàn)比二值邏輯電路困難。但是由于多值

12、邏輯有著許多獨(dú)特的功能和廣泛的應(yīng)用前景，越來(lái)越受到國(guó)際學(xué)術(shù)界的注視，多值邏輯的優(yōu)勢(shì)在于:(1)多值邏輯的結(jié)構(gòu)形式遠(yuǎn)比二值邏輯多姿多彩，可以更好地解決用二值邏輯不易解決的問(wèn)題。(2)多值邏輯數(shù)字系統(tǒng)地信息密度高。當(dāng)這種數(shù)字系統(tǒng)用大規(guī)?；虺笠?guī)模集成電路實(shí)現(xiàn)是時(shí)可以大大節(jié)省集成電路的基片面積，大規(guī)模集成電路的封裝密度將得到提高。(3)大規(guī)模、超大規(guī)模集成電路發(fā)展中的一個(gè)現(xiàn)實(shí)問(wèn)題是集成電路功能日益增強(qiáng)而體積卻日趨縮小。一般來(lái)說(shuō)，前者要求增加引線(xiàn)數(shù)，后者則要求減少引線(xiàn)數(shù)。這一矛盾?chē)?yán)重的影響集成電路的發(fā)展。二值邏輯已很難解決這一問(wèn)題，而多值邏輯卻能很好低解決這一問(wèn)題。(4)相對(duì)二值邏輯，應(yīng)用多值邏輯的硬

13、件系統(tǒng)中，相互連接的復(fù)雜性降低，單位面積的數(shù)據(jù)處理能力增強(qiáng)，外部信號(hào)變換容易，因此硬件系統(tǒng)的復(fù)雜性將降低。1.2 ECL電路及三值ECL觸發(fā)器的研究現(xiàn)狀隨著大型高速數(shù)字系統(tǒng)的發(fā)展，ECL電路的應(yīng)用也日趨廣泛。為了適應(yīng)各種數(shù)字系統(tǒng)的需要，人們?cè)谄胀‥CL電路的基礎(chǔ)上進(jìn)行了多方向的研究，歸納起來(lái)有三大類(lèi):：一類(lèi)是仍保持普通ECL電路的邏輯擺幅和電源電壓，就溫度、速度及其它方面的性能進(jìn)行改進(jìn)。有對(duì)參考源電路和恒流源電路的改進(jìn):有基本邏輯門(mén)電路中的溫度補(bǔ)償結(jié)構(gòu):有驅(qū)動(dòng)重負(fù)載ECL門(mén)電路等都屬此類(lèi)。另一類(lèi)是簡(jiǎn)化電路結(jié)構(gòu)，降低邏輯擺幅和電源電壓，降低功耗，提高電路的封裝密度和速度，以適應(yīng)高速、低功耗、大規(guī)

14、模集成方面的需要。其中又分為以下幾類(lèi):(l).對(duì)工藝改進(jìn)。(2).對(duì)驅(qū)動(dòng)電路改進(jìn)，降低電源電壓，實(shí)現(xiàn)在較小的驅(qū)動(dòng)電流下提高ECL電路的速度。低壓參考源及低壓恒流源屬于此類(lèi)。(3).簡(jiǎn)化電路結(jié)構(gòu)，減少邏輯擺幅。如E2CL電路，把輸出射極跟隨器移到輸入端，減少射極跟隨器的數(shù)量，可達(dá)到提高數(shù)度、降低功耗的目的。STL電路、NTL電路、FECL、EFL電路都屬此類(lèi)。(4).對(duì)電路結(jié)構(gòu)進(jìn)行變換，如串聯(lián)開(kāi)關(guān)變換成并聯(lián)開(kāi)關(guān)的技術(shù)，使ECL電路適合于低電源電壓下工作。第三類(lèi)是多值ECL電路的研究。以上兩類(lèi)都是ECL電路本身的研究狀況，而多值ECL電路是ECL電路研究的一個(gè)重要分支和發(fā)展。近年來(lái)，多值邏輯的發(fā)展

15、趨向主要為四個(gè)方面:1.理論研究的范圍廣泛，并各向縱深發(fā)展。從最早對(duì)哲學(xué)、形式邏輯、代數(shù)理論的研究，發(fā)展到目前多開(kāi)關(guān)理論、邏輯設(shè)計(jì)和工程應(yīng)用等的研究。由于它是一種比二值邏輯更為普遍的邏輯系統(tǒng)，其在理論上的難度自然更高，目前還有許多領(lǐng)域有待進(jìn)一步開(kāi)拓。2.隨著多值邏輯研究的不斷深入，多值電路的發(fā)展非常迅速，實(shí)驗(yàn)室試制成功的及正式投放市場(chǎng)的多值電路不勝枚舉，其中已有不少多值器件進(jìn)入實(shí)用階段。例如I2L及ECL四值全加器、乘法器及計(jì)數(shù)器。3.對(duì)多值邏輯的應(yīng)用研究其范圍也日益擴(kuò)大。多值與二值混合系統(tǒng)的研究、多值數(shù)字系統(tǒng)的研究、以及在二值數(shù)字系統(tǒng)中采用多值邏輯技術(shù)時(shí)其中的重點(diǎn)方向。4.和二值邏輯一樣，多

16、值電路研究中的一個(gè)重要課題是提高速度、降低功耗。其中發(fā)射極耦合邏輯(ECL)由于是一種最快的雙極型電路而受到重視。由于多值信號(hào)能攜帶更多的信息量比二值信號(hào)具有明顯的優(yōu)越性，并且提高信息攜帶量后也相應(yīng)提高了空間或時(shí)間的利用率。由Richards的成本公式計(jì)算的結(jié)果表明2，3，4值是較好的選擇，而三值可能是最好的選擇會(huì)導(dǎo)致最簡(jiǎn)單的電路結(jié)構(gòu)。所以三值ECL電路的研究是極具意義和前景的。由文獻(xiàn)提出的適合于ECL數(shù)字電路開(kāi)關(guān)級(jí)設(shè)計(jì)的差動(dòng)開(kāi)關(guān)理論，對(duì)組合電路已經(jīng)實(shí)現(xiàn)了到開(kāi)關(guān)級(jí)的設(shè)計(jì)。近年來(lái)，人們對(duì)三值ECL觸發(fā)器及時(shí)序電路也進(jìn)行了多方向的研究:有對(duì)低功耗觸發(fā)器的研究、對(duì)觸發(fā)器電路結(jié)構(gòu)改進(jìn)的研究以及對(duì)觸發(fā)器

17、電路速度的研究。然而，對(duì)三值ECL觸發(fā)器的研究總體還停留在門(mén)級(jí)階段，沒(méi)有深入的系統(tǒng)的開(kāi)關(guān)級(jí)研究。這一章我們主要是介紹了ECL電路的產(chǎn)生背景，以及它的研究意義，還有它的研究現(xiàn)狀。也談到了它將來(lái)的發(fā)展前景。第二章差動(dòng)電流開(kāi)關(guān)理論及ECL電路的互補(bǔ)對(duì)偶特性這一章簡(jiǎn)單的介紹多值ECL電路開(kāi)關(guān)級(jí)設(shè)計(jì)的理論基礎(chǔ)-差動(dòng)電流開(kāi)關(guān)理論。并從ECL電路特有的互補(bǔ)對(duì)偶特性出發(fā)，指出晶體管對(duì)的兩個(gè)開(kāi)關(guān)變量的不獨(dú)立性及互補(bǔ)對(duì)偶特性。2.1開(kāi)關(guān)信號(hào)理論傳統(tǒng)的數(shù)字電路設(shè)計(jì)都是以門(mén)電路作為基本構(gòu)造單元的，但研究表明最好的電路設(shè)計(jì)應(yīng)該是以管子作為基本單元，即管子級(jí)設(shè)計(jì)，也稱(chēng)為開(kāi)關(guān)級(jí)設(shè)計(jì)。開(kāi)關(guān)信號(hào)理論既是指導(dǎo)數(shù)字電路開(kāi)關(guān)級(jí)設(shè)計(jì)的

18、電路設(shè)計(jì)新理論，在這一理論中區(qū)分了電路中的二類(lèi)變量:開(kāi)關(guān)變量和信號(hào)變量。對(duì)應(yīng)地分別建立了開(kāi)關(guān)代數(shù)和信號(hào)代數(shù)系統(tǒng)，這二類(lèi)代數(shù)系統(tǒng)又可以用二類(lèi)結(jié)聯(lián)運(yùn)算互相聯(lián)結(jié)。2.1.1開(kāi)關(guān)變量和開(kāi)關(guān)代數(shù)用，表示開(kāi)關(guān)變量，取其值為開(kāi)關(guān)的通斷二個(gè)狀態(tài)，用T、F表示它用于描寫(xiě)電路中晶體管開(kāi)關(guān)元件的通與斷二種相反狀態(tài)。與開(kāi)關(guān)變量有關(guān)的基本運(yùn)算為與、或、非，它們定義如下:與運(yùn)算： （2.1.1）或運(yùn)算： （2.1.2）非運(yùn)算： (2.1.3)與、或運(yùn)算分別描寫(xiě)開(kāi)關(guān)串聯(lián)、并聯(lián)，非運(yùn)算描寫(xiě)二種開(kāi)關(guān)狀態(tài)的相反關(guān)系。由此建立的代數(shù)系統(tǒng)即為傳統(tǒng)的開(kāi)關(guān)代數(shù)。2.1.2信號(hào)變量和信號(hào)代數(shù)用x，y，z表示信號(hào)變量，它們?nèi)≈禐?，1，2，

19、m-1，用于表示電路中m種電學(xué)信號(hào)，它們有明確的數(shù)值意義，可以進(jìn)行比較。電路對(duì)數(shù)字信號(hào)的檢測(cè)是通過(guò)輸入信號(hào)與閾值比較來(lái)作出的，檢測(cè)閾居于相鄰的二種信號(hào)值之間，并記為t，t取0.5，1.5，m-1.5，即存在m-1個(gè)檢測(cè)閾。與信號(hào)變量有關(guān)的基本運(yùn)算為取小，取大，及文字運(yùn)算。它們的定義如下:取小運(yùn)算： （2.1.4）取大運(yùn)算： （2.1.5）文字運(yùn)算： （2.1.6）由以上三種基本運(yùn)算建立的代數(shù)系統(tǒng)稱(chēng)為信號(hào)代數(shù)，此外尚可引入補(bǔ)運(yùn)算:補(bǔ)運(yùn)算： （2.1.7）式中“-”為算術(shù)減運(yùn)算。由于數(shù)字電路中元件的開(kāi)關(guān)狀態(tài)與信號(hào)之間相互聯(lián)系、相互作用，因此，開(kāi)關(guān)代數(shù)與信號(hào)代數(shù)之間存在著結(jié)聯(lián)運(yùn)算，用于描寫(xiě)開(kāi)關(guān)與信號(hào)

20、之間的相互作用。2.1.3.結(jié)聯(lián)運(yùn)算它描寫(xiě)信號(hào)控制元件開(kāi)關(guān)狀態(tài)的物理過(guò)程。這里引入二種閾比較運(yùn)算。高閾運(yùn)算： (2.1.8)低閾運(yùn)算： (2.1.9)與閾運(yùn)算有關(guān)的主要性質(zhì)有: (2.1.10) (2.1.11) (2.1.12) (2.1.13) (2.1.14) (2.1.15)(2.1.15)式為換閾公式，不僅閾值t換了位置，且可取任意值。2.1.4.聯(lián)結(jié)運(yùn)算它描寫(xiě)元件的開(kāi)關(guān)狀態(tài)控制信號(hào)的傳輸與形成過(guò)程。由于它與具體電路族中開(kāi)關(guān)元件控制信號(hào)的傳輸與形成的物理過(guò)程有關(guān)，因此要按不同的電路族進(jìn)行討論。本文將只討論ECL電路族的差動(dòng)電流開(kāi)關(guān)理論。2.2差動(dòng)電流開(kāi)關(guān)理論根據(jù)ECL電路工作特點(diǎn)，適

21、合于ECL數(shù)字電路開(kāi)關(guān)級(jí)設(shè)計(jì)的結(jié)聯(lián)運(yùn)算，可定義為差動(dòng)開(kāi)關(guān)運(yùn)算。差動(dòng)開(kāi)關(guān)運(yùn)算： （2.2.1）與差動(dòng)開(kāi)關(guān)運(yùn)算有關(guān)的性質(zhì)主要有:重復(fù)律： （2.2.2）串聯(lián)控制律： （2.2.3）取小運(yùn)算: （2.2.4）與取小運(yùn)算有關(guān)的主要公式為: （2.2.5） （2.2.6）取大運(yùn)算: （2.2.7）與取大運(yùn)算有關(guān)的主要公式為: （2.2.8） （2.2.9）電流開(kāi)關(guān)運(yùn)算: （2.2.10）限加運(yùn)算: （2.2.11）這里&表示算術(shù)和。根據(jù)上述運(yùn)算定義和性質(zhì)，任意多值函數(shù)可有其規(guī)范展開(kāi)式。一單變量三值函數(shù)為例，其差動(dòng)開(kāi)關(guān)運(yùn)算展開(kāi)式為: （2.2.12）因?yàn)樯鲜礁黜?xiàng)是彼此分離的，所以式中取大運(yùn)算U可用

22、限加運(yùn)算或求和運(yùn)算&代替，如式(2.2.13)，(2.2.14)式所示。 （2.2.13） （2.2.14）用反演的方法和DeMorgna定理對(duì)(3.2.12)式作用，得到以下規(guī)范展開(kāi): （2.2.15）2.3ECL電路的互補(bǔ)對(duì)偶特性差動(dòng)晶體管對(duì)是ECL電路的最基本元素，由于差動(dòng)晶體管對(duì)似一個(gè)單刀雙擲電流開(kāi)關(guān)，它的開(kāi)關(guān)狀態(tài)由輸入信號(hào)與參考電平的比較決定，因而差動(dòng)電流開(kāi)關(guān)理論是適合ECL電路開(kāi)關(guān)級(jí)設(shè)計(jì)的。晶體管對(duì)兩個(gè)管子的開(kāi)關(guān)狀態(tài)非關(guān)即開(kāi)，始終處于一個(gè)互補(bǔ)對(duì)偶的狀態(tài)，所以從邏輯角度來(lái)說(shuō)，ECL電路是一個(gè)互補(bǔ)邏輯類(lèi)型，這是ECL電路其中一個(gè)最有用的特性?；谶@個(gè)特性，在組合電路中的研究表明

23、，實(shí)現(xiàn)同樣的邏輯功能，ECL電路用的門(mén)數(shù)幾乎是靜態(tài)CMOS電路所用門(mén)數(shù)的一半。因此在時(shí)序電路的研究中，我們也應(yīng)充分利用ECL電路的互補(bǔ)對(duì)偶特性，來(lái)實(shí)現(xiàn)基本觸發(fā)器電路的最優(yōu)化和最簡(jiǎn)化。描述ECL電路的開(kāi)關(guān)變量與三值信號(hào)變量相互關(guān)系的差動(dòng)電流開(kāi)關(guān)運(yùn)算如下式: （2.3.1）上式中a為開(kāi)關(guān)變量，它有兩種值:開(kāi)即晶體管導(dǎo)通(用T表示)，關(guān)即晶體管截止(用F表示)。x則為三值信號(hào)變量。每一個(gè)差動(dòng)晶體管對(duì)始終處在一個(gè)導(dǎo)通一個(gè)截至的狀態(tài)，即一開(kāi)一關(guān)的狀態(tài)，如果用和分別表示一個(gè)晶體管對(duì)的兩個(gè)耦合三極管的開(kāi)關(guān)狀態(tài)，那么如果=T，則=F:如果=F，則=T。所以我們從晶體管對(duì)這一個(gè)整體出發(fā)來(lái)描述它的差動(dòng)電流開(kāi)關(guān)運(yùn)算

24、如下: (2.3.2)式子(2.3.2)用兩個(gè)開(kāi)關(guān)變量組成的數(shù)列，來(lái)表示ECL電路中最基本單元晶體管對(duì)的開(kāi)關(guān)變量。式(2.3.2)表示出了晶體管對(duì)的輸出始終處于互補(bǔ)對(duì)偶狀態(tài)。由式(2.3.2)也可以看出，晶體管對(duì)的兩個(gè)開(kāi)關(guān)變量，是不獨(dú)立的，每個(gè)開(kāi)關(guān)變量都存在和它互補(bǔ)對(duì)偶的開(kāi)關(guān)變量。開(kāi)關(guān)變量存在一個(gè)互補(bǔ)對(duì)偶的開(kāi)關(guān)變量為，相應(yīng)地，開(kāi)關(guān)變量刀存在一個(gè)互補(bǔ)對(duì)偶的開(kāi)關(guān)變量為。在每一對(duì)最基本的差分管子對(duì)中都是如此?；贓CL電路的互補(bǔ)對(duì)偶特性，我們?cè)趯?duì)ECL電路的開(kāi)關(guān)級(jí)設(shè)計(jì)中，應(yīng)用互補(bǔ)對(duì)偶結(jié)構(gòu)。每一個(gè)晶體管對(duì)的集電極輸出是互補(bǔ)對(duì)偶的，所以應(yīng)用互補(bǔ)對(duì)偶結(jié)構(gòu)的ECL電路的輸出也是互補(bǔ)對(duì)偶的。第三章ECL電路在

25、正常工作狀態(tài)下，晶體管是工作于線(xiàn)性區(qū)或截至區(qū)的。這一點(diǎn)與飽和型邏輯電路有著根本的區(qū)別，因此我們稱(chēng)ECL集成電路為非飽和型邏輯電路。對(duì)于這種電路，不存在基區(qū)和集電區(qū)少數(shù)載流子的存貯現(xiàn)象，因此，也就不存在由此而引起的存貯延遲時(shí)間。另外，由于晶體管工作是不進(jìn)入飽和狀態(tài)，集電結(jié)始終處于反向偏置，這就大大減少了晶體管的集電結(jié)電容(主要是擴(kuò)散電容)，縮短電路的充放時(shí)間，這就是ECL電路能進(jìn)入超高速領(lǐng)域的主要原因。對(duì)于ECL電路來(lái)說(shuō)，晶體管工作在截止和線(xiàn)性放大區(qū)，是一種非飽和型電路。普通ECL電路的基本結(jié)構(gòu)中，管子對(duì)中始終有一個(gè)三極管導(dǎo)通，一個(gè)三極管截止。三極管的工作狀態(tài)是由加在它三端的電壓決定的，只要有適

26、當(dāng)?shù)闹凳顾募c(diǎn)結(jié)和發(fā)射結(jié)處在正偏或反偏狀態(tài)就可以實(shí)現(xiàn)它的任意工作狀態(tài)，狀態(tài)關(guān)系如表3.1。工作狀態(tài)發(fā)射結(jié)集電結(jié)截止反偏反偏正向?qū)ㄕ雌聪驅(qū)ǚ雌柡驼?.1三極管的工作狀態(tài)由于定偏壓管的基極接恒定的參考源(VBB)，而門(mén)管的基極(輸入端)所接受的邏輯電平變化量(即邏輯擺幅)相對(duì)于飽和型邏輯電路來(lái)說(shuō)也較小，故電路中的晶體管可以認(rèn)為是工作于類(lèi)共基極連接方式。3.1普通ECL電路最基本的ECL門(mén)結(jié)構(gòu)如圖2.1.1所示:它由一個(gè)由偏置網(wǎng)絡(luò)產(chǎn)生的一個(gè)參考電平Vref、一個(gè)差分對(duì)管Q1，-Q2和一對(duì)射極跟隨器輸出級(jí)(Q3、Q4)組成?；綞CL門(mén)的一個(gè)很有用的特性是它是一個(gè)互補(bǔ)邏輯系統(tǒng)

27、。它的工作原理介紹如下: 圖3.1.1ECL門(mén)的基本結(jié)構(gòu) 圖3.1.2雙輸入ECL或/或非門(mén)(正邏輯)電路的輸入信號(hào)Vin與參考電平Vref分別輸入到差動(dòng)晶體管對(duì)(Q1,-Q2)的基極。如果Vin>Vref，則左管Ql(信號(hào)側(cè))導(dǎo)通，右管Q2(參考側(cè))截止;如Vin<Vref，則二管的開(kāi)關(guān)狀態(tài)互換。由此可見(jiàn)該差動(dòng)晶體管對(duì)似一個(gè)單刀雙擲電流開(kāi)關(guān)，它的開(kāi)關(guān)狀態(tài)由輸入信號(hào)Vin與參考電平Vref的比較決定。這兩個(gè)晶體管的射極共接一個(gè)電流源IEE，此電流或隨著左管Q1導(dǎo)通在它的集電極電阻上產(chǎn)生壓降IEERc，或隨著右管Q2導(dǎo)通在它的集電極電阻上產(chǎn)生壓降IEERc。這樣，二管集電極的輸出一電

28、壓VC1、VC2為二值信號(hào)(VCC，VCC-IEERC)。為了使這一輸出信號(hào)不受電源波動(dòng)的影響，我們?nèi)CC=0(接地)，因此ECL電路總是采用負(fù)電源VEE。現(xiàn)在VC1、VC2為二值信號(hào)(0，-IEERC)。然而這一信號(hào)不能直接作后級(jí)電路的輸入信號(hào)。Smiht指出，為了使晶體管不進(jìn)入飽和狀態(tài)，差動(dòng)電流開(kāi)關(guān)的最高輸入電壓不能高于集電極的最低輸出電壓。如圖3.1.1所示的差動(dòng)電流開(kāi)關(guān)中，Vin輸入的最高電平值不能大于VC1，因此在輸出后要增設(shè)一個(gè)射極跟隨器，對(duì)VC1、VC2作電平移動(dòng)使輸出電壓Vout1、Vout2能直接作為后級(jí)電路的輸入信號(hào)。從邏輯功能分析，不管采用適合ECL電路的負(fù)邏輯還是采用

29、傳統(tǒng)討論中的正邏輯，圖3.1.1中的ECL門(mén)的基本結(jié)構(gòu)都實(shí)現(xiàn)反相器和整形器的功能。ECL電路中，對(duì)正邏輯來(lái)說(shuō)，兩個(gè)晶體管的互相并聯(lián)可以實(shí)現(xiàn)相或的功能，相應(yīng)的對(duì)與負(fù)邏輯來(lái)說(shuō)，可以實(shí)現(xiàn)相與的功能。這是ECL電路的另外一個(gè)重要的特性。如圖3.1.2所示:在ECL基本結(jié)構(gòu)中的輸入端并聯(lián)連接一個(gè)晶體管，那么對(duì)于正邏輯來(lái)說(shuō)，它可以實(shí)現(xiàn)或/或非功能。分析如下:A、B兩個(gè)輸入端任意一個(gè)為高電平就會(huì)使VC1變?yōu)榈碗娖?，那么C點(diǎn)可實(shí)現(xiàn)或非功能。由ECL電路的互補(bǔ)邏輯特性，D點(diǎn)則可實(shí)現(xiàn)或功能。兩邏輯式子如下: 對(duì)負(fù)邏輯而言，則: 3.2差分ECL電路最基本的差分ECL門(mén)結(jié)構(gòu)如圖3.2.1所示:它由一對(duì)互補(bǔ)輸入(Vi

30、n、Vin)、一個(gè)差分對(duì)管Q1-Q2和一對(duì)射極跟隨器輸出級(jí)(Q3、Q4)組成。普通ECL門(mén)結(jié)構(gòu)的差分對(duì)管一端連接輸入信號(hào)，另一端連接參考電平，而差分ECL電路結(jié)構(gòu)中，圖3.2.1差分ECL電路基本結(jié)構(gòu)參考電平信號(hào)用輸入信號(hào)的相反電平信號(hào)代替，如圖3.2.1所示。這可以看成對(duì)普通ECL電路結(jié)構(gòu)的一種簡(jiǎn)單的修正。這樣一個(gè)電路結(jié)構(gòu)可以縮小過(guò)渡區(qū)。當(dāng)一端輸入增大，另一端的輸入則下降。我們可以觀(guān)測(cè)到差分對(duì)管兩端的輸入電平差是普通ECL電路的兩倍。對(duì)于反相器/緩沖器VIH和VIL的第一級(jí)推導(dǎo)可以確定這個(gè)觀(guān)測(cè)。電流開(kāi)關(guān)的左分支和右分支的電流比的表達(dá)式如方程(3.2.1)。 （3.2.1）電流比是一個(gè)信號(hào)和反

31、信號(hào)之差的指數(shù)函數(shù)，假設(shè)反信號(hào)以同樣的比率改變的話(huà)，這個(gè)信號(hào)和反信號(hào)之差是普通ECL電路中信號(hào)和固定參考電平差的兩倍。用VIH和VIL兩者選一的定義(Ic=1%或99%IEE，相應(yīng)地)，傳輸區(qū)域的寬度可以如下式(3.2.2)計(jì)算： (3.22)如預(yù)期的，我們得到了一個(gè)降低了兩倍的因子相對(duì)于單端輸入普通ECL電路結(jié)構(gòu)。繼而與允許我們降低電平擺副。我們可以做到200mV的電壓擺副值。3.3修正反饋ECL電路(MFECL)普通的ECL門(mén)電路工作時(shí)需要參考源。參考源的存在將要增加電路的元件和損耗，而且參考源本身就是一個(gè)干擾源，故參考源對(duì)ECL電路集成度和穩(wěn)定性的提高都是不利的。因此，不少人在減免參考源

32、方面想了很多辦法。FECL是一種簡(jiǎn)化參考源的ECL電路，該電路是利用ECL電路本身的輸出電壓作為參考源電壓，所以稱(chēng)為反饋ECL電路，簡(jiǎn)稱(chēng)FECL。FECL門(mén)電路如圖3.3.1a所示。因?yàn)槔幂斎刖w管的集電極電壓VC作為參考源VBB，故VBB。是隨門(mén)輸入信號(hào)而變的，這種參考源稱(chēng)為正反饋浮動(dòng)參考源。很明顯，這種電路把參考源簡(jiǎn)化為一根線(xiàn)，而且不占引線(xiàn)端，實(shí)際上相當(dāng)于把外加參考源電路取消了。為了使電路能穩(wěn)定可靠的工作，需要對(duì)反饋量加以控制。實(shí)驗(yàn)證明，當(dāng)把電路得邏輯擺副VL減少至幾百毫伏時(shí)，電路就能可靠地進(jìn)行工作，輸出信號(hào)可直接驅(qū)動(dòng)下一級(jí)，而且只要適當(dāng)選擇電阻RC，在電源電壓降為-2V左右時(shí)，可獲得較

33、寬得驅(qū)動(dòng)電流范圍。 圖3.3.1FECL電路基本結(jié)構(gòu)和MFECL電路基本結(jié)構(gòu)從FECL電路的結(jié)構(gòu)來(lái)看，電路的輸出端均包含一個(gè)集電極電阻RC，當(dāng)電路級(jí)聯(lián)使用時(shí)，RC可以被看成下一級(jí)電路的輸入小電阻，它起著抵消輸入阻抗的負(fù)阻部分的作用，因此可以防止電路負(fù)阻震蕩的發(fā)生。3.4直接比較ECL電路從以上的分析我們知道了MFECL以及差分ECL電路對(duì)于普通ECL電路的性能和結(jié)構(gòu)的優(yōu)勢(shì)，所以在多值ECL電路設(shè)計(jì)中，我們提出了直接比較ECL電路。直接比較ECL電路是指在多值ECL電路設(shè)計(jì)中應(yīng)用MFECL電路思想的一種基于多閾值晶體管的多值ECL電路結(jié)構(gòu)類(lèi)型。我們知道H.Dunderdale于1969年首次研究

34、了三值ECL電路的設(shè)計(jì)，它早于其他多值邏輯電路族的討論，這是因?yàn)镋CL電路中檢測(cè)閾電平可以用設(shè)置參考電平的方法簡(jiǎn)單地實(shí)現(xiàn)多閾設(shè)置。在ECL電路中三值信號(hào)地生成也非常容易。因?yàn)檩敵鲂盘?hào)是通過(guò)晶體管地電流在集電極電阻上形成的，因此只要控制電流或電阻，便可獲得多種輸出信號(hào)值。我們先來(lái)分析普通多值ECL電路的設(shè)計(jì)，以三值整形反相器為例。整形反相器的的開(kāi)關(guān)函數(shù)表示如式3.4.1所示。由式3.4.1我們可以得到它的電路結(jié)構(gòu)，如圖3.4.1所示。 （3.4.1）圖3.4.1三值整形反相器圖中在輸出端接有兩級(jí)射極跟隨器，它們具有四個(gè)功能:1.用兩個(gè)NP結(jié)對(duì)輸入輸出電平進(jìn)行移位以使組成電流開(kāi)關(guān)的晶體管在基極信號(hào)

35、為0，集電極信號(hào)為2時(shí)不進(jìn)入飽和狀態(tài)。2.發(fā)射極并接可實(shí)現(xiàn)取小運(yùn)算 (即線(xiàn)與)。3.增大輸入阻抗，減少輸出阻抗，從而使電路具有很強(qiáng)的負(fù)載能力。4.由于輸入管為射極跟隨器，它們的集電極都直接接地，所以輸入管隔離島結(jié)電容C5二端的電壓維持為VEE并且不隨電路工作狀態(tài)而變化，同時(shí)又減少了電路的輸入電容，這樣就消除了隔離結(jié)電容和減少可集電結(jié)電容對(duì)傳輸延遲時(shí)間的影響，從而有利于進(jìn)一步提高電路的開(kāi)關(guān)速度。在普通多值ECL電路的設(shè)計(jì)中，參考電平的多閾設(shè)置是由參考源電路產(chǎn)生幾個(gè)固定的電壓。如圖3.4.1中的兩級(jí)參考電平0.5、1.5，它們對(duì)應(yīng)的電壓值分別是(-1.0V，-1.4V)，由對(duì)源電壓的分壓而得到。我

36、們應(yīng)用修正反饋ECL(MFECL)電路的以反饋信號(hào)替代參考電平的思想，得到了如圖3.4.2所示的直接比較型的三值整形反相器的設(shè)計(jì)，此設(shè)計(jì)電路結(jié)構(gòu)與普通ECL電路的設(shè)計(jì)類(lèi)似，我們可以把直接比較型的ECL電路看成是對(duì)普通ECL電路的一種修正。圖3.4.2直接比較型三值整形反相器第四章這一章我們簡(jiǎn)單介紹傳統(tǒng)的鎖存器設(shè)計(jì)方法，并應(yīng)用ECL的互補(bǔ)對(duì)偶特性思想以及電流信號(hào)開(kāi)關(guān)級(jí)理論來(lái)設(shè)計(jì)一種新型的三值ECL鎖存器。本章還給出了改進(jìn)的直接比較型三值ECL鎖存器的電路結(jié)構(gòu)。4.1傳統(tǒng)鎖存器設(shè)計(jì)方法傳統(tǒng)的三值D型鎖存器設(shè)計(jì)方法有兩種:一是基于RS基本觸發(fā)器添加外圍電路構(gòu)成的型鎖存器，如圖4.1.1所示;二是應(yīng)用

37、1一of一2數(shù)據(jù)選擇器的D型鎖存器,如圖4.1.2所示，它有兩種形式。構(gòu)成基于RS基本觸發(fā)器的D存器結(jié)構(gòu)中的基本門(mén)除了文字電路外，均為二值門(mén)電路，是三軌二值輸出;型鎖構(gòu)成應(yīng)用1一of一2數(shù)據(jù)選擇器的D型鎖存器結(jié)構(gòu)中的基本門(mén)均為三值門(mén)電路，是單軌圖4.1.1基于Rs基本觸發(fā)器的D型鎖存器三值輸出。后者在形式上較前者要簡(jiǎn)單的多，但是三值門(mén)電路較二值門(mén)電路的電路結(jié)構(gòu)相對(duì)復(fù)雜。所以不同的電路利用這兩種方法設(shè)計(jì)的D型鎖存器的電路簡(jiǎn)易程度不同。由于對(duì)于CMOS電路和I2L電路都有結(jié)構(gòu)非常簡(jiǎn)單，但卻無(wú)整形功能的1一of一2數(shù)據(jù)選擇器設(shè)計(jì)，所以應(yīng)用CMOS電路或I2L電路傳輸門(mén)組成的三值D型鎖存器具有特別簡(jiǎn)單

38、的電路結(jié)構(gòu)。然而，利用這兩種傳統(tǒng)方法設(shè)計(jì)的ECL三值D型鎖存器的電路結(jié)構(gòu)是比較復(fù)雜的，不能體現(xiàn)ECL電路特有的性質(zhì)。而且這兩種傳統(tǒng)方法的設(shè)計(jì)思想都是以門(mén)為結(jié)構(gòu)單元，并未上升到以晶體管開(kāi)關(guān)元件為結(jié)構(gòu)單元的開(kāi)關(guān)級(jí)邏輯設(shè)計(jì)。 圖4.1.2應(yīng)用1一of一2數(shù)據(jù)選擇器的D型鎖存器的兩種形式本章將針對(duì)ECL電路，基于它的互補(bǔ)對(duì)偶特性，提出了一種新型三值D型鎖存器結(jié)構(gòu)，這種結(jié)構(gòu)主要由置數(shù)電路和保持電路以互補(bǔ)對(duì)偶形式構(gòu)成。這種新型結(jié)構(gòu)是以晶體管開(kāi)關(guān)元件為結(jié)構(gòu)單元的開(kāi)關(guān)級(jí)邏輯設(shè)計(jì)。我們稱(chēng)這種新穎的實(shí)現(xiàn)D型鎖存器的方式為互補(bǔ)對(duì)偶結(jié)構(gòu)的ECL三值D型鎖存器。這種新型結(jié)構(gòu)比兩種傳統(tǒng)結(jié)構(gòu)具有更簡(jiǎn)單的電路?；诨パa(bǔ)對(duì)偶特

39、性，這種新型結(jié)構(gòu)的輸出系統(tǒng)是互補(bǔ)的雙軌三值輸出系統(tǒng)。4.2互補(bǔ)對(duì)偶結(jié)構(gòu)的鎖存器開(kāi)關(guān)級(jí)設(shè)計(jì)4.2.1.D型鎖存器電路中的串聯(lián)結(jié)構(gòu)由于通過(guò)差動(dòng)晶體管的電流信號(hào)越大集電極輸出電壓越低這個(gè)特性，在下面的ECL電路的邏輯討論里，我們都采用適合它的負(fù)邏輯。作為時(shí)序電路的基本元件，D型鎖存器的兩個(gè)最基本功能結(jié)構(gòu)一為置數(shù)結(jié)構(gòu)，它能接受預(yù)置信號(hào)，使能置于一個(gè)特定的狀態(tài)(0，1，或2);二為保持結(jié)構(gòu)，它具有存儲(chǔ)信號(hào)的能力，即外界作用消失后它仍能保持原有的輸出信號(hào)不變。D型鎖存器的次態(tài)方程為: (4.2.1)式4.2.1中CP05和05CP是一對(duì)互補(bǔ)對(duì)偶的兩個(gè)開(kāi)關(guān)變量，Q和D分別為保持電路和置數(shù)電路。在ECL電路的

40、開(kāi)關(guān)級(jí)設(shè)計(jì)中，電路的串聯(lián)結(jié)構(gòu)可以實(shí)現(xiàn)控制作用。由式4.2.1可知置數(shù)結(jié)構(gòu)和保持結(jié)構(gòu)是在時(shí)鐘信號(hào)CP的控制下輪流工作的。所以，時(shí)鐘信號(hào)CP的兩個(gè)互補(bǔ)對(duì)偶的開(kāi)關(guān)變量對(duì)置數(shù)電路和保持電路的串聯(lián)結(jié)構(gòu)可構(gòu)成互補(bǔ)對(duì)偶結(jié)構(gòu)的時(shí)鐘控制電路。4.2.2.D型鎖存器電路中的并聯(lián)結(jié)構(gòu)在ECL電路的開(kāi)關(guān)級(jí)設(shè)計(jì)中，采用電流信號(hào)容易相加的特點(diǎn)，可應(yīng)用電阻網(wǎng)絡(luò)實(shí)現(xiàn)線(xiàn)性求和，即電路的并聯(lián)結(jié)構(gòu)可實(shí)現(xiàn)線(xiàn)加。時(shí)序電路能保持前一個(gè)狀態(tài)的實(shí)質(zhì)內(nèi)涵是信號(hào)的反饋，所以保持結(jié)構(gòu)和置數(shù)結(jié)構(gòu)在電路形式上的本質(zhì)區(qū)別是輸入信號(hào)的不同，置數(shù)結(jié)構(gòu)的輸入是外部輸入，而保持結(jié)構(gòu)的輸入則是電路本身的輸出。在ECL三值電路中，最簡(jiǎn)單的置數(shù)結(jié)構(gòu)和保持結(jié)構(gòu)都可以用

41、一個(gè)開(kāi)關(guān)級(jí)設(shè)計(jì)的整形反相器實(shí)現(xiàn)。整形反相器的函數(shù)表示為: （4.2.2）基于ECL電路的互補(bǔ)對(duì)偶特性，整形反相器是典型的以互補(bǔ)對(duì)偶結(jié)構(gòu)實(shí)現(xiàn)的最簡(jiǎn)三值電路。由式(4.2.2)可以看出兩組互補(bǔ)對(duì)偶開(kāi)關(guān)變量1.5x,x1.50.5x,x0.5集電極并聯(lián)線(xiàn)加得到互補(bǔ)對(duì)偶輸出的x和x。Q、D分別代入式(4.2.2)中的x就得到了保持函數(shù)和置數(shù)函數(shù)，如式(4.2.3)、式(4.2.4)所示。 （4.2.3） (4.2.4)在式(4.2.1)中代入Q、D函數(shù)，就得到如式(4.2.5)所示D型鎖存器的互補(bǔ)對(duì)偶的開(kāi)關(guān)級(jí)函數(shù): (4.2.5)由開(kāi)關(guān)級(jí)函數(shù)式(4.2.5)就可以直接得到相應(yīng)的開(kāi)關(guān)級(jí)設(shè)計(jì)的新型鎖存器電

42、路。由式(4.2.5)可以看出D型鎖存器的輸出系統(tǒng)是互補(bǔ)對(duì)偶的。它是由互補(bǔ)對(duì)偶CP控制的置數(shù)部分和保持部分互補(bǔ)對(duì)偶線(xiàn)加構(gòu)成的。4.3鎖存器的電路結(jié)構(gòu)4.3.1互補(bǔ)對(duì)偶型由式(4.2.5)我們可得到如圖4.3.1所示的互補(bǔ)對(duì)偶結(jié)構(gòu)的三值D型鎖存器電路。由于在ECL差動(dòng)電流開(kāi)關(guān)電路中，為了使二個(gè)晶體管在工作中不進(jìn)入飽和狀態(tài)，要求它們基極的電壓不高于集電極的電壓。所以每一級(jí)串聯(lián)輸入信號(hào)和參考電平都要相應(yīng)加一級(jí)射極跟隨器作為電平移位。圖4.3.1電路結(jié)構(gòu)中省略了輸入端D的一級(jí)射極跟隨器和時(shí)鐘端CP的三級(jí)射極跟隨器。圖4.3.1互補(bǔ)對(duì)偶結(jié)構(gòu)的ECL三值D型鎖存器電路結(jié)構(gòu)普通ECL電路中都是單閾值的晶體管

43、，所以每個(gè)晶體管選用同一種工藝參數(shù)。從電路結(jié)構(gòu)分析，可以看出這個(gè)三值D鎖存器有對(duì)稱(chēng)的互補(bǔ)對(duì)偶結(jié)構(gòu)，它由四對(duì)晶體管對(duì)的集電極并聯(lián)和兩對(duì)晶體管對(duì)的串聯(lián)而成。用傳統(tǒng)方法設(shè)計(jì)的D型觸發(fā)器則由十對(duì)晶體管對(duì)組成，電路結(jié)構(gòu)相對(duì)龐大?；パa(bǔ)對(duì)偶結(jié)構(gòu)的D型鎖存器的電阻網(wǎng)絡(luò)由兩個(gè)單位電阻組成，用傳統(tǒng)方法設(shè)計(jì)的電阻網(wǎng)絡(luò)相對(duì)也更復(fù)雜。新型結(jié)構(gòu)的輸出系統(tǒng)是互補(bǔ)的雙軌三值輸出系統(tǒng)，相對(duì)用傳統(tǒng)方法設(shè)計(jì)的單軌三值輸出系統(tǒng)更具優(yōu)越性。4.3.2直接比較型我們?cè)诘谌轮屑航?jīng)介紹了作為普通ECL電路的一種修正的直接比較ECL電路的設(shè)計(jì)方法。我們對(duì)如圖4.3.1所示的互補(bǔ)對(duì)偶的三值D型鎖存器電路結(jié)構(gòu)做出修正，得到如下圖4.3.2所示的

44、直接比較型三值D型鎖存器電路結(jié)構(gòu)。電路中把正相輸出端的互補(bǔ)對(duì)偶的反相輸出端集電極電壓作為反饋的基本信號(hào)。反相輸出端集電極電壓加一級(jí)閾值為一個(gè)單位(即閾值為0. 4V的晶體管)的射極跟隨器后輸出的信號(hào)作為可變反饋電平0.5;在反饋信號(hào)0.5后圖4.3.2互補(bǔ)對(duì)偶結(jié)構(gòu)的直接比較型ECL三值D型鎖存器再加一級(jí)閾值為2.0 (即閾值為0.8V的晶體管)的射極跟隨器后輸出的信號(hào)作為可變反饋電平1.5。這樣就得到了互補(bǔ)對(duì)偶的三值鎖存器的修正電路直接比較型電路。從電路結(jié)構(gòu)分析，可以看出這個(gè)直接比較型的三值D鎖存器也有相對(duì)對(duì)稱(chēng)的互補(bǔ)對(duì)偶結(jié)構(gòu)，它也是由四對(duì)晶體管對(duì)的集電極并聯(lián)和兩對(duì)晶體管對(duì)的串聯(lián)而成。相對(duì)普通型

45、電路，它的輸出系統(tǒng)也是互補(bǔ)的雙軌三值輸出系統(tǒng)。與普通型電路相比，直接比較型三值鎖存器的優(yōu)勢(shì)是免除了一部分的參考源，并使電路的性能得到了提高。它具有較好的傳輸特性，故有較高抗干擾度，不因參考源落差而降低噪聲容限，比普通ECL電路減少了電壓擺副和平衡負(fù)載，所以很大的降低了由電源引起的開(kāi)關(guān)噪聲。它比單端輸入普通ECL電路具有更快的速度。第五章三值一次操作型觸發(fā)器設(shè)計(jì)的基本要求有一點(diǎn)要求時(shí)鐘信號(hào)每次來(lái)到時(shí)，觸發(fā)器只發(fā)生一次狀態(tài)轉(zhuǎn)換，即具有一次操作的特性。為此我們?cè)诨パa(bǔ)對(duì)偶結(jié)構(gòu)的鎖存器的基礎(chǔ)上設(shè)計(jì)了兩種三值一次操作型觸發(fā)器:三值主從存貯型和三值時(shí)鐘競(jìng)爭(zhēng)型觸發(fā)器。在此基礎(chǔ)上設(shè)計(jì)了兩種一次操作型的直接比較型

46、電路。5.1三值主從存儲(chǔ)型觸發(fā)器上一章討論的各種鎖存器的工作特點(diǎn)是在CP=0時(shí)輸入信號(hào)無(wú)法影響鎖存器的存貯狀態(tài)，而只要CP=2，輸入信號(hào)就能影響鎖存器的存貯狀態(tài)。這樣，在CP=2期間輸入信號(hào)的多次變化會(huì)導(dǎo)致鎖存器發(fā)生多次狀態(tài)變化，這不符合對(duì)觸發(fā)器在時(shí)鐘來(lái)到時(shí)只發(fā)生一次變化的要求。為了使鎖存器實(shí)現(xiàn)一次狀態(tài)轉(zhuǎn)換，可以要求它的輸入信號(hào)在CP=2時(shí)保持不變。這一要求暗示了該鎖存器的輸入信號(hào)在CP=2時(shí)應(yīng)處于一種存貯狀態(tài)，因此也就需要另一個(gè)鎖存器，這樣就提出了主從存貯型觸發(fā)器的設(shè)計(jì)。以下是在互補(bǔ)對(duì)偶結(jié)構(gòu)的鎖存器基礎(chǔ)上設(shè)計(jì)的主從存貯型觸發(fā)器的電路結(jié)構(gòu)及具體分析。5.1.1電路結(jié)構(gòu)我們應(yīng)用第四章得到的互補(bǔ)對(duì)

47、偶結(jié)構(gòu)的三值鎖存器，可以得到如圖5.1.1.所示的三值主從存貯型觸發(fā)器電路結(jié)構(gòu)。它是由兩個(gè)互補(bǔ)對(duì)偶的三值鎖存器相連接而成的。前一級(jí)我們可稱(chēng)它為主鎖存器，后一級(jí)我們稱(chēng)之為從鎖存器。兩級(jí)鎖存器的控制端CP是反相的。為了避免ECL電路開(kāi)關(guān)動(dòng)作太快而導(dǎo)致的后一級(jí)鎖存器無(wú)法正確傳輸信號(hào)，故在兩級(jí)鎖存器耦合時(shí)加了一個(gè)積分電路，電阻R以及電容C。其中電阻R取值為1kQ，電容C取值為0.0001nF。加積分電路的作用是對(duì)前一級(jí)鎖存器輸出的緩沖，使后一級(jí)鎖存器可正確工作。 圖5.1.1.1三值主從存儲(chǔ)型觸發(fā)器電路結(jié)構(gòu)5.1.2直接比較型電路結(jié)構(gòu)我們?cè)诘谌轮屑航?jīng)介紹了作為普通ECL電路的一種修正的直接比較ECL

48、電路的設(shè)計(jì)方法。我們對(duì)如圖5.1.1.1所示的互補(bǔ)對(duì)偶的三值主從存貯型觸發(fā)器電路結(jié)構(gòu)做出修正，得到如下圖5.1.2.1所示的直接比較型三值主從存貯型觸發(fā)器電路結(jié)構(gòu)。電路中把正相輸出端的互補(bǔ)對(duì)偶的反相輸出端集電極電壓作為反饋的基本信號(hào)。反相輸出端集電極電壓加一級(jí)閾值為一個(gè)單位(即閾值為0.V4的晶體管)的射極跟隨器后輸出的信號(hào)作為可變反饋電平0.5;在反饋信號(hào)0.5后再加一級(jí)閾值為2.0(即閾值為0.8V的晶體管)的射極跟隨器后輸出的信號(hào)作為可變反饋電平1.5。這樣就得到了互補(bǔ)對(duì)偶的三值主從存貯型觸發(fā)器的修正電路直接比較型電路。電路模擬中，閾值為0.4V的晶體管選取的工藝參數(shù)如下:NPN(Is=

49、1.98E-9 BF=120 TF=3.0 PS CJE=5.96 CJC=2.37 CJS=4.82fF RB=200 RE=56)標(biāo)志為配的晶體管是閾值為0.8V的晶體管選取的工藝參數(shù)如下:NPN(Is=1E-17 Xti=3 Eg=1.11 Vaf=50 Bf=285.6 Ne=1.183+Ise=69.28E-18 Ikf=20m Xtb=1.5 Br=1 Nc=2 Isc=0.5 Rc=75+ Cjc=2e-30 Mjc=33 Vjc=5 Cje=2e-30)模擬時(shí)選取和邏輯值(0，1，2)相對(duì)應(yīng)的電壓為(-0.8V,-1.2V，-1.6V)，時(shí)鐘信號(hào)CP只取二值(0，l)。集電極電

50、阻R0為0.4kQ，恒流源I0為lmA。參數(shù)設(shè)定后，經(jīng)過(guò)模擬得到了如圖5.1.2.2所示的瞬態(tài)輸入輸出曲線(xiàn)。圖5.1.2.2輸入的波形D分析，我們考慮了一個(gè)時(shí)鐘時(shí)間內(nèi)電平的多次變化的狀況，電平的每一種變化都考慮在內(nèi)。由輸出波形Q我們可以看出，電路的邏輯功能理想，能良好的實(shí)現(xiàn)置數(shù)功能和對(duì)前一個(gè)狀態(tài)的保持功能。并且只在CP上升沿(負(fù)邏輯O一l)觸發(fā)器處在置數(shù)狀態(tài)，并在一個(gè)時(shí)鐘周期內(nèi)處于保持狀態(tài)。電路實(shí)現(xiàn)了一次操作的要求。從輸出波形Q分析，它能完好的實(shí)現(xiàn)取反功能，與Q組成互補(bǔ)對(duì)偶的輸出系統(tǒng)。圖5.1.2.1直接比較型三值主從存儲(chǔ)型觸發(fā)器電路結(jié)構(gòu)圖5.1.2.2直接比較型三值主從存貯型觸發(fā)器時(shí)鐘與輸入

51、輸出波形1.5/1.50.5/0.5020406080020406080abt/ns圖5.1.2.3直接比較型三值主從存貯型觸發(fā)器主鎖存器可變反饋電平0.5與固定參考電平0.5的比較可變反饋電平1.5與固定參考電平1.5的比較0.5/0.58060402001.5/1.5020406080t/nsab圖5.1.2.4直接比較型三值主從存貯型觸發(fā)器從鎖存器(a)可變反饋電平0.5與固定參考電平0.5的比較(b)可變反饋電平1.5與固定參考電平1.5的比較圖5.1.2.3(a)、(b)分別顯示了直接比較型三值主從存貯型觸發(fā)器主鎖存器中可變反饋電平0.5與固定參考電平0.5的比較及可變反饋電平1.5

52、與固定參考電平1.5的比較;圖5.1.2.4(a)、(b)分別顯示了直接比較型三值主從存貯型觸發(fā)器從鎖存器中可變反饋電平0.5與固定參考電平0.5的比較及可變反饋電平1.5與固定參考電平1.5的比較。從電路結(jié)構(gòu)分析，可以看出這個(gè)直接比較型的三值D型主從存貯型觸發(fā)器也有對(duì)稱(chēng)的互補(bǔ)對(duì)偶結(jié)構(gòu)，和普通的三值D型主從存貯型觸發(fā)器一樣，它主要由十二對(duì)晶體管對(duì)和一個(gè)RC積分電路組成。用傳統(tǒng)方法設(shè)計(jì)的主從存貯型觸發(fā)器則由二十幾對(duì)晶體管對(duì)組成，電路結(jié)構(gòu)相對(duì)龐大。直接比較型的D型鎖存器的電阻網(wǎng)絡(luò)由四個(gè)單位電阻組成，用傳統(tǒng)方法設(shè)計(jì)的電阻網(wǎng)絡(luò)相對(duì)也更復(fù)雜。新型結(jié)構(gòu)的輸出系統(tǒng)是互補(bǔ)的雙軌三值輸出系統(tǒng)，相對(duì)用傳統(tǒng)方法設(shè)計(jì)的單軌三值輸出系統(tǒng)更具優(yōu)越性。與普通型電路相比，直接比較型三值主從存貯型觸發(fā)器的優(yōu)勢(shì)是免除了一部分的參考源，并使電路的性能得到了提高。它具有較好的傳輸特性，故有較高抗干擾度，不因參考源落差而降低噪聲容限，比普通ECL電路減少了電壓擺副和平衡負(fù)載，所以很大的降低了由電源引起的開(kāi)關(guān)噪聲。它比單端輸入普通ECL電路具有更快的速度。5.2三值時(shí)鐘競(jìng)爭(zhēng)型觸發(fā)器5.2.1電路結(jié)構(gòu)一次操作型觸發(fā)器的另一種設(shè)計(jì)思想是利用時(shí)鐘競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象產(chǎn)生的窄脈沖而得到的。在基于互補(bǔ)對(duì)偶結(jié)構(gòu)的三值D型鎖存器的時(shí)鐘競(jìng)爭(zhēng)型觸發(fā)器設(shè)計(jì)中，我們利用EC