武漢大學(xué)數(shù)字電路—實(shí)驗(yàn)報(bào)告

1、數(shù)字電路實(shí)驗(yàn)報(bào)告% 學(xué)號(hào)：% 姓名：% 班級(jí)：目錄實(shí)驗(yàn)一組合邏輯電路分析 1一、實(shí)驗(yàn)?zāi)康?1二、實(shí)驗(yàn)原理 1三、實(shí)驗(yàn)內(nèi)容 1實(shí)驗(yàn)二 組合邏輯實(shí)驗(yàn)（一）一一半加器和全加器 錯(cuò)誤！未定義書簽。一、實(shí)驗(yàn)?zāi)康?4二、實(shí)驗(yàn)原理 4三、實(shí)驗(yàn)內(nèi)容 6實(shí)驗(yàn)三組合邏輯實(shí)驗(yàn)（二）數(shù)據(jù)選擇器和譯碼器的應(yīng)用 9一、實(shí)驗(yàn)?zāi)康?9二、實(shí)驗(yàn)原理 9三、實(shí)驗(yàn)內(nèi)容 9實(shí)驗(yàn)四觸發(fā)器和計(jì)數(shù)器 11一、實(shí)驗(yàn)?zāi)康?11二、實(shí)驗(yàn)原理 11三、實(shí)驗(yàn)內(nèi)容 12實(shí)驗(yàn)五 數(shù)字電路實(shí)驗(yàn)綜合實(shí)驗(yàn) 14一、實(shí)驗(yàn)?zāi)康?14二、實(shí)驗(yàn)原理 14三、實(shí)驗(yàn)內(nèi)容： 16實(shí)驗(yàn)六555集成定時(shí)器 17一、實(shí)驗(yàn)?zāi)康?17二、實(shí)驗(yàn)原理 17三、實(shí)驗(yàn)內(nèi)容 19實(shí)驗(yàn)七數(shù)字秒

2、表 21一、實(shí)驗(yàn)?zāi)康?21二、實(shí)驗(yàn)原理 21三、實(shí)驗(yàn)內(nèi)容 錯(cuò)誤！未定義書簽實(shí)驗(yàn)一組合邏輯電路分析一、實(shí)驗(yàn)?zāi)康恼莆者壿嬰娐返奶攸c(diǎn)；學(xué)會(huì)根據(jù)邏輯電路圖分析電路的功能二、實(shí)驗(yàn)原理74LS00集成片有四塊二輸入與非門構(gòu)成，邏輯表達(dá)式為74LS20由兩塊四輸入與非門構(gòu)成。邏輯表達(dá)式為。、實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)一、根據(jù)下列實(shí)驗(yàn)電路進(jìn)行實(shí)驗(yàn)：將上述邏輯關(guān)系記錄于下列表格中:ABCDYABCDY00000100000001010010001001010000111101110100011001010101101101100111010111111111實(shí)驗(yàn)二、分析下圖電路的密碼密碼鎖開鎖的條件是：撥對(duì)密碼，鑰匙插入鎖眼

3、將電源接通，當(dāng)兩個(gè)條件同時(shí)滿足時(shí)，開鎖信號(hào)為“ 1”，將鎖打開。否則，報(bào)警信號(hào)為“ 1”，接通警鈴得出真指標(biāo)如下:ABCDYABCDY00000100000001010011001001010000110101100100011000010101101001100111000111011110由真值表可知此密碼鎖的密碼是“ 1001”實(shí)驗(yàn)二 組合邏輯實(shí)驗(yàn)（一） 半加器和全加器一、實(shí)驗(yàn)?zāi)康氖煜び瞄T電路設(shè)計(jì)組合電路的原理和方法步驟。預(yù)習(xí)內(nèi)容復(fù)習(xí)用門電路設(shè)計(jì)組合邏輯電路的原理和方法。復(fù)習(xí)二進(jìn)制的運(yùn)算。利用下列元器件完成：74LS283、 74LS00、 74LS51、 74LS136；完成用“異或”

4、門、 “與或非”門、 “與非”門設(shè)計(jì)全加器的邏輯圖；完成用“異或”門設(shè)計(jì)的 3 變量 判奇電路的原理圖。二、實(shí)驗(yàn)原理1、半加器半加器是算術(shù)運(yùn)算電路中的基本單元，是完成1 位二進(jìn)制數(shù)相加的一種組合邏輯電路。如果只考慮了兩個(gè)加數(shù)本身，而沒有考慮低位進(jìn)位的加法運(yùn)算，稱為半加器。實(shí)現(xiàn)半加運(yùn)算的電路稱為半加器。兩個(gè)1 位二進(jìn)制數(shù)的半加運(yùn)算可用如下真值表所示。ABCS0000010110011110說明：其中，A、B是兩個(gè)加數(shù)，S表示和數(shù)，C表示進(jìn)位數(shù)。有真值表可得邏輯表達(dá)式：2、全加器全加器能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號(hào)相加，并根據(jù)求和結(jié)果 給出該位的進(jìn)位信號(hào)。根據(jù)全加器的功能，可列出它的真值表。

5、ABCiCoSABCiCoS0000010001001011011001001110100111011111說明：其中A和B分別是被加數(shù)及加數(shù)，Ci為低位進(jìn)位數(shù)，S為本位和數(shù)（稱為 全加和），Co為向高位的進(jìn)位數(shù)。得出全加器邏輯表達(dá)式：3、集成4位超前進(jìn)位加法器74HC283由于串行進(jìn)位加法器的速度受到進(jìn)位信號(hào)的限制， 人們又設(shè)計(jì)了一種多 位數(shù)超前進(jìn)位加法邏輯電路，使每位的進(jìn)位只由加數(shù)和被加數(shù)決定，而與 低位的進(jìn)位無關(guān)。三、實(shí)驗(yàn)內(nèi)容1、用異或門、與或非門、與非門組成全加器，電路圖如下圖所示：實(shí)驗(yàn)結(jié)果填入下表中:被加數(shù)Ai01010101加數(shù)Bi00110011前級(jí)進(jìn)位Ci-100001111和

6、S01101001新進(jìn)位Ci000101112、用異或門設(shè)計(jì)3變量判奇電路，要求變量中1的個(gè)數(shù)為奇數(shù)時(shí)，輸出為1否則為00實(shí)驗(yàn)電路圖如下圖所示。實(shí)驗(yàn)結(jié)果填入下表中：輸入A00001111輸入B00110011輸入C01010101輸出L011010013、用異或門、與或非門、與非門組成全加器，電路實(shí)驗(yàn)圖如下被加數(shù)Ai01010101加數(shù)Bi00110011前級(jí)進(jìn)位Ci-100001111和Si01101001新進(jìn)位Ci000101114、“74LS283'全加器邏輯功能測(cè)試測(cè)試結(jié)果填入下表：被加數(shù)A4A3A2A10 1 1 11 0 0 1加數(shù) B4B3B2B10 0 0 10 1 1

7、 1前級(jí)進(jìn)位C00或10或1和 S4S3S2S11000/10010000/0001新進(jìn)位C401實(shí)驗(yàn)三 組合邏輯實(shí)驗(yàn)（二）數(shù)據(jù)選擇器和譯碼器的應(yīng)用一、實(shí)驗(yàn)?zāi)康氖煜?shù)據(jù)選擇器和數(shù)據(jù)分配器的邏輯功能和掌握其使用方法。二、實(shí)驗(yàn)原理數(shù)據(jù)選擇器74LS151 工作原理：數(shù)據(jù)選擇器又稱多路轉(zhuǎn)換器或稱多路開關(guān)，其功能是從多個(gè)輸入數(shù)據(jù)中選擇一個(gè)送往唯一通道輸出。 74LS151 互補(bǔ)輸出的 8選1數(shù)據(jù)選擇器，具引腳圖如下圖74LS151D所示：使能端 S=1 時(shí)， 不論 A2、 A1、 A 0狀態(tài)如何， 均無輸出， 多路開關(guān)被禁止。使能端 S=0 時(shí)，多路開關(guān)正常工作，據(jù)地址碼A 2、 A 1、 A 0 的

8、狀態(tài)選擇D0D7 中某一個(gè)通道的數(shù)據(jù)輸送到輸出端Q。數(shù)據(jù)分配器3-8線譯碼器74LS138工作原理在譯碼器是能段輸入數(shù)據(jù)信息，器件就成為一個(gè)數(shù)據(jù)分配器，如圖所示為74LS138的弓I腳圖。該譯碼器共有3位二進(jìn)制輸入 A B、C,共8種狀態(tài)的組合，即可譯出8 個(gè)輸出信號(hào)Y 0 Y 7 ，輸出為低電平有效。另外三個(gè)是使能端，當(dāng)G1 端接高電平，G2> G3接地電平時(shí)，譯碼器處于工作狀態(tài)。三、實(shí)驗(yàn)內(nèi)容1、數(shù)據(jù)選擇器的使用當(dāng)使能端EN=0B寸，Y是A2、A1、兒和輸入數(shù)據(jù)DoD7的與或函數(shù)，其表 達(dá)式為：7 Yml Dii0（表達(dá)式1）式中mi是A2、A1、Ao構(gòu)成的最小項(xiàng)，顯然當(dāng)Di 1時(shí)，其

9、對(duì)應(yīng)的最小項(xiàng)mi在 與或表達(dá)式中出現(xiàn)，當(dāng)Di 0時(shí)，其對(duì)應(yīng)的最小項(xiàng)就不出現(xiàn)，利用這一點(diǎn)，不難 實(shí)現(xiàn)組合電路。將數(shù)據(jù)選擇器的地址信號(hào)A2、A1、&作為函數(shù)的輸入變量，數(shù)據(jù)輸入DoD7作 為控制信號(hào)，各最小項(xiàng)在輸出邏輯函數(shù)中是否出現(xiàn)，是能段EN始終保持低電平， 這樣，八選一數(shù)據(jù)選擇器就成為一個(gè)三變量的函數(shù)產(chǎn)生器。 用八選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)該式符合表達(dá)式1的標(biāo)準(zhǔn)，顯然）、D3、D6、D7都應(yīng)該等于1,而式中沒有出 現(xiàn)的最小項(xiàng)m。、m2、m4、m5 ,它們的控制信號(hào)D。、D2、D4、D5都應(yīng)該等于 0。由此可以畫出該邏輯函數(shù)產(chǎn)生器的邏輯圖。 用八一數(shù)據(jù)選擇器74LS151產(chǎn)

10、生邏輯函數(shù)即74LS151輸入端1、2、4、7接高電平，其余接低電平。2、3線-8線譯碼器的應(yīng)用用3線-8線譯碼器74LS138和與非門構(gòu)成一個(gè)全加器。S A B G m (1,2,4,7 ) 二丫工工丫7實(shí)驗(yàn)四 觸發(fā)器和計(jì)數(shù)器一、實(shí)驗(yàn)?zāi)康氖煜K觸發(fā)器的基本邏輯功能和原理。了解二進(jìn)制計(jì)數(shù)器工作原理。設(shè)計(jì)并驗(yàn)證十進(jìn)制、六進(jìn)制計(jì)數(shù)器。二、實(shí)驗(yàn)原理1、觸發(fā)器在時(shí)鐘邊沿脈沖作用下的狀態(tài)刷新稱為觸發(fā)， 具有這種特性的存儲(chǔ)單元稱為觸發(fā)器。 不同電路結(jié)構(gòu)對(duì)時(shí)鐘脈沖的敏感邊沿可能不同。 觸發(fā)器在每次時(shí)鐘脈沖觸發(fā)沿到來之前的狀態(tài)成為現(xiàn)態(tài)，而在此之后的狀態(tài)稱為次態(tài)。觸發(fā)器的邏輯功能是指次態(tài)與現(xiàn)態(tài)、 輸入信號(hào)之間

11、的邏輯關(guān)系， 這種關(guān)系可以用狀態(tài)圖、特性表、特性方程來描述。按照邏輯功能的不同，通?？梢苑譃镈觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、SR觸發(fā)器。2、JK觸發(fā)器JK 觸發(fā)器是數(shù)字電路觸發(fā)器中的一種電路單元。 JK 觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能，在各類集成觸發(fā)器中， JK 觸發(fā)器的功能最為齊全?？捎煤?jiǎn)單的附加電路轉(zhuǎn)化為其他功能的觸發(fā)器。由JK觸發(fā)器可以構(gòu)成D觸發(fā)器和T觸發(fā)器。JK觸發(fā)器如下圖：特性方程：Qn+1 JQn KQn當(dāng)J=1, K=0,觸發(fā)器的下一狀態(tài)將置 1;當(dāng)J=0, K=1,將置0;當(dāng)J=K=0,觸發(fā)器狀態(tài)保持不變；當(dāng)J=K=1,觸發(fā)器翻轉(zhuǎn)。3、SR觸發(fā)器把兩個(gè)與非門G1、 G2

12、的輸入、輸出端交叉連接，即可構(gòu)成基本RS 觸發(fā)器。僅有復(fù)位和置位功能的觸發(fā)器成為 SR觸發(fā)器。當(dāng)S=R=1觸發(fā)器狀態(tài)不確定。SR觸發(fā)器必須遵循SR=0的約束條件。邏輯符號(hào)如下：Qn 1 S RQn?特性方程： SR 0（約束條件）實(shí)際上，另J=S,K=R,便可用JK觸發(fā)器實(shí)現(xiàn)SR觸發(fā)器所有邏輯功能。4、D觸發(fā)器邏輯符號(hào)如下：n1特性方程： Q D常用的 D 觸發(fā)器有主從觸發(fā)器和維持阻塞觸發(fā)器。 D 觸發(fā)器的功能也較為完善?？梢赞D(zhuǎn)化為JK、SR T、T觸發(fā)器等。三、實(shí)驗(yàn)內(nèi)容RS觸發(fā)器邏輯功能測(cè)試:用一塊74LS00與非門構(gòu)成RS觸發(fā)器，連接CP端，然后從CP輸入單脈沖，實(shí)驗(yàn)原理圖如下：用萬用表測(cè)

13、試Q&Q的電位，記錄與下表：RSQ_Q觸發(fā)器電位01011101001101X00101連接CP端，然后從CP輸入單脈沖。按下表進(jìn)行測(cè)試并記錄于表格。實(shí)驗(yàn)結(jié)果及分析：1、當(dāng)R端無效，S端有效時(shí)，則Q=0,Q=1,觸發(fā)器置1。2、當(dāng)R端有效、S端無效時(shí)，則Q=1,Q=0,觸發(fā)器置00當(dāng)觸發(fā)器的兩個(gè)輸入 端加入不同邏輯電平時(shí)，它的兩個(gè)輸出端Q和Q'有兩種互補(bǔ)的穩(wěn)定狀態(tài)。S=0,R=1使觸發(fā)器置1,或稱置位。因置位的決定條件是 S=d若觸發(fā)器原來為1態(tài)，欲使之變?yōu)?態(tài)，必須令R端的電平由1變0, S端的電平由0變13、當(dāng)RS端均無效時(shí)，觸發(fā)器狀態(tài)保持不變。4、當(dāng)RS 端均有效時(shí)，觸發(fā)

14、器狀態(tài)不確定。在此條件下，兩個(gè)與非門的輸出端Q和Q全為1,在兩個(gè)輸入信號(hào)都同時(shí)撤去（回到 1）后，由于兩個(gè)與非門的延遲時(shí)間無法確定，觸發(fā)器的狀態(tài)不能確定是1 還是 0, 因此稱這種情況為不定狀態(tài)，這種情況應(yīng)當(dāng)避免。實(shí)驗(yàn)五 數(shù)字電路實(shí)驗(yàn)綜合實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康膶W(xué)會(huì)計(jì)數(shù)器，譯碼器，寄存器，顯示器的內(nèi)容。熟悉有關(guān)元件器件的腳管排列。設(shè)計(jì)十進(jìn)制計(jì)數(shù)譯碼顯示電路。畫出電路圖。二、實(shí)驗(yàn)原理計(jì)數(shù)器分為同步計(jì)數(shù)器和異步計(jì)數(shù)器； 按計(jì)數(shù)數(shù)值增減分類可分為加計(jì)數(shù)器，減計(jì)數(shù)器和可逆計(jì)數(shù)器； 計(jì)數(shù)器的容量來區(qū)分。 例如五進(jìn)制， 六十進(jìn)制計(jì)數(shù)器等， 計(jì)數(shù)器的容量也成為模，一個(gè)計(jì)數(shù)器的狀態(tài)等于其模數(shù)。異步計(jì)數(shù)器是一個(gè)四位異步

15、二進(jìn)制計(jì)數(shù)器，它由 4個(gè)廠觸發(fā)器組成。計(jì)數(shù) 脈沖CP通過輸入緩沖器加至觸發(fā)器FF0的始終脈沖輸入端，每輸入一個(gè)計(jì)數(shù)脈 沖，F(xiàn)F0翻轉(zhuǎn)一次。FF1,FF2和FF3者B以前級(jí)觸發(fā)器的Q端輸出作為觸發(fā)信號(hào)， 當(dāng)Q0由1變?yōu)?時(shí)，F(xiàn)F1翻轉(zhuǎn)，區(qū)域類推。從出臺(tái)0000 （由CR俞入高電平脈沖 使 4 個(gè)觸發(fā)器全部置零） 開始， 每輸入一個(gè)計(jì)數(shù)脈沖， 計(jì)數(shù)器的狀態(tài)就按二進(jìn)制編碼遞增1，輸入第16 個(gè)計(jì)數(shù)脈沖開始，每輸入一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器的狀態(tài)就按二進(jìn)制編碼值遞增 1， 輸入第 16個(gè)脈沖構(gòu)成一個(gè)計(jì)數(shù)周期， 是模16（M=16）加數(shù)器。其中Q0的頻率是CP的1/2,即實(shí)現(xiàn)了二分頻，Q1得至U CP的四分頻

16、， 以此類推，Q2 Q3分別對(duì)CP進(jìn)行了 8分頻和16分頻，因而，計(jì)數(shù)器也可作為 分頻器使用。異步計(jì)數(shù)器的原理， 結(jié)構(gòu)簡(jiǎn)單， 因而觸發(fā)器不是同時(shí)翻轉(zhuǎn)， 而是逐級(jí)脈動(dòng)翻轉(zhuǎn)實(shí)現(xiàn)的，故亦稱為波紋計(jì)數(shù)器。當(dāng)計(jì)數(shù)器從0111 加 1 時(shí)，先后要經(jīng)過0110,0100,0000 幾個(gè)狀態(tài)， 才最終翻轉(zhuǎn)為 1000。如果對(duì) 0110,0100,0000 譯碼時(shí)， 這時(shí)譯碼輸出端則會(huì)出現(xiàn)毛刺狀波形。同步二進(jìn)制計(jì)數(shù)器， Q0 在每個(gè)計(jì)數(shù)脈沖到來時(shí)都要翻轉(zhuǎn)一次； Q1 需要在Q0-=Q1=1時(shí)需要準(zhǔn)備好翻轉(zhuǎn)條件，更多的位數(shù)。于是，同步二進(jìn)制計(jì)數(shù)器可用T 觸發(fā)器來實(shí)現(xiàn)，根據(jù)每個(gè)觸發(fā)器狀態(tài)翻轉(zhuǎn)的條件確定其 T輸入端的

17、邏輯值，以控 制它是否翻轉(zhuǎn)。時(shí)鐘脈沖CP 是計(jì)數(shù)脈沖輸入端，也是芯片內(nèi) 4 個(gè)觸發(fā)器的公共時(shí)鐘輸入端。異步清零CR 當(dāng)它為低電平時(shí)，無論其它輸入端是何種狀態(tài)（包括時(shí)鐘信號(hào)CP）,都使芯片內(nèi)所有觸發(fā)器狀態(tài)置 0,稱為異步清零。CR有優(yōu)先最高的控制權(quán)。下述各信號(hào)都是在CR=1時(shí)才起作用。并行置數(shù)使能PE置數(shù)控制端。只需在 CP上升沿之前保持低電平，數(shù)據(jù)輸 入D3D0的邏輯值便在CP上升沿到來后置入芯片4個(gè)相應(yīng)的觸發(fā)器中。同步并行預(yù)置為保證數(shù)據(jù)正確輸入，要求 PE在CP上升沿之前建立穩(wěn)定的低電平，其最短提前時(shí)間稱為建立時(shí)間t, PE置數(shù)操作具有次高優(yōu)先級(jí)，僅低于 CFR計(jì)數(shù)和保持操作時(shí)間都要求 PE

18、=L數(shù)據(jù)輸入端D (D3D0在上升沿到來后，D3DCM數(shù)據(jù)便直入觸發(fā)器。該 市徐與D觸發(fā)器相似。CP上升沿對(duì)D的時(shí)序要求如圖。計(jì)數(shù)使能端CEP只要在CP上升沿到來前至少一個(gè)建立時(shí)間t期間內(nèi)保持高 電平，且CET=1 CP上升沿就能使計(jì)數(shù)器進(jìn)行一次計(jì)數(shù)操作。它與 CP上升沿時(shí) 序如圖。CEPfc要控制本芯片的計(jì)數(shù)操作。計(jì)數(shù)使能端CET該信號(hào)和CEP做與運(yùn)算后實(shí)現(xiàn)對(duì)本芯片的技術(shù)控制，當(dāng) CET,CEP=0即有兩個(gè)計(jì)數(shù)使能端中有0時(shí)，不管有無CP脈沖作用，計(jì)數(shù)器都將 停止計(jì)數(shù)，保持原有狀態(tài)；當(dāng)CR=PE=CEP=CET=1t于計(jì)數(shù)狀態(tài)。與CEP不同的 是，CETS直接控制著進(jìn)位輸出信號(hào) TC進(jìn)位彳S

19、號(hào)TC只有當(dāng)CET 1,且Q3Q2QiQo 1111時(shí)，TC才為1。表明下一個(gè) CP上升沿到來時(shí)將會(huì)有進(jìn)位發(fā)生。三、實(shí)驗(yàn)內(nèi)容：按自行設(shè)計(jì)的電路圖接線。1、六進(jìn)制2、十進(jìn)制3、六十進(jìn)制合上電源，當(dāng)計(jì)數(shù)器預(yù)置初始狀態(tài)“ 0000”后，將“指數(shù)”改為“ 1”態(tài)， 由CP輸入1HZ的連續(xù)方波。檢查輸入脈沖數(shù)與顯示器上顯示的十進(jìn)制數(shù)字是否 相符。實(shí)驗(yàn)六555集成定時(shí)器一、實(shí)驗(yàn)?zāi)康氖煜づc使用555集成定時(shí)器。二、實(shí)驗(yàn)原理555定時(shí)器如下圖所示器件說明：555集成定時(shí)器包括一個(gè)放電三極管 T,兩個(gè)電壓比較器，一個(gè) 基本RS觸發(fā)器以及5K 電阻組成的分壓器。比較器上的參考電壓從分壓器電阻 上去的，分別為2%和

20、%。高電平觸發(fā)端6和低電平觸發(fā)端2作為閥值端和外觸 發(fā)輸入端，用來啟動(dòng)電路電路。RST復(fù)位端為低電平時(shí)，電壓輸出為低電平，電 壓控制端CONT以在一定范圍內(nèi)調(diào)節(jié)比較器的參考電壓，不用是將它與地之間接 0.01 F的電容器，以防止干擾電壓引入。電源電壓范圍4.5 13V ,輸出電流可高達(dá)200mA。利用這種定時(shí)器，只需外接 RC電路，就可以構(gòu)成單穩(wěn)電路，多 諧振蕩器，施密特觸發(fā)器，接觸開關(guān)等，應(yīng)用廣泛靈活。555定時(shí)器的功能表如下：輸入輸出閥值輸入v11觸發(fā)輸入v12復(fù)位rd輸出vo放電管TXX00導(dǎo)通11截止10導(dǎo)通1/、父/、父555定時(shí)電路的幾個(gè)特點(diǎn)：555在電路結(jié)構(gòu)上由模擬電路和數(shù)字電路

21、組合而成，它將模擬功能和數(shù)字功 能兼容一體，能夠產(chǎn)生精確的時(shí)間延時(shí)和振蕩。它采用單電源，雙極型555的電壓范圍為4.515V ,而CMO型的電源適應(yīng) 范圍更寬，為278V。這樣，它就可以和模擬運(yùn)算放大器和 TTL或CMOS：字電 路公用一個(gè)電源。555可獨(dú)立構(gòu)成一個(gè)定時(shí)電路，且定時(shí)精度高。555的最大輸出電流達(dá)200mA,帶負(fù)載能力強(qiáng)，可直接驅(qū)動(dòng)小電機(jī)、喇叭、繼電器等。、實(shí)驗(yàn)內(nèi)容1、555單穩(wěn)電路按圖連接，組成一個(gè)單穩(wěn)觸發(fā)器。測(cè)量輸出端、控制端的電位并與理論計(jì)算值比較。用示波器觀察輸出波形以及輸出電壓的脈寬tw RCln3 1.1RCo1.43(R 2R2)C .2、555多諧振蕩器按圖接線，

22、組成一個(gè)多諧振蕩器。輸出矩形波的頻率為: 用示波器觀察輸出波形3、接觸開關(guān)按圖接線，構(gòu)成一個(gè)接觸開關(guān)。摸一下觸摸線，LED亮一秒 實(shí)驗(yàn)現(xiàn)象分析:1、555單穩(wěn)電路Vcc沒有觸發(fā)信號(hào)時(shí)輸入端處于高電平（vi=），如果接通電源，電路處于 一種穩(wěn)定狀態(tài)vo 0。若觸發(fā)輸入端施加觸發(fā)信號(hào)（vi飛）,電路的輸出狀 態(tài)由低電平跳變到高電平，電路進(jìn)入暫穩(wěn)態(tài)。此后電容C充電，當(dāng)C充電至2Vccvc 丁，電路的輸出電壓vo有高電平翻轉(zhuǎn)為低電平，同時(shí)555定時(shí)器中的反放電三極管導(dǎo)通，于是電容 C放電，電路返回到穩(wěn)定狀態(tài)2、555多諧振蕩器2VCC電路接通電源后，電容C被充電，當(dāng)vc上升到工時(shí)，使輸出vo為低電 平

23、，同時(shí)放電三極管T導(dǎo)通，此時(shí)電容C通過R1和三極管放電，vc下降。 當(dāng)vc下降到Vc時(shí)，vo翻轉(zhuǎn)為高電平。當(dāng)放電結(jié)束時(shí)，T截止，Vcc將通過R1、 2VccR2向電容器C充電，當(dāng)vc上升到,時(shí)，電路又翻轉(zhuǎn)為低電平。如此周而 復(fù)始，于是在電路的輸出端就得到一個(gè)周期性的矩形波。3、555接觸開關(guān)當(dāng)觸摸端懸空時(shí)相當(dāng)于接高電平，最終輸出vo為低電平，燈滅。用手觸 摸2端瞬間相當(dāng)于2端接地置的電平，輸出端為高電平即燈亮，電容 Ci被 充電。當(dāng)手拿開后，觸摸端由恢復(fù)為懸空狀態(tài)，電容Ci放電則燈亮持續(xù)到電容放電完畢。接觸過程相當(dāng)于給輸入端2一個(gè)下降沿的單脈沖（負(fù)脈沖），所以其工作原 理與單穩(wěn)電路相同。實(shí)驗(yàn)總結(jié)：555定時(shí)器中比較器因?yàn)闆]有反饋電路，所以比較器只能工作在飽和區(qū)和截 止區(qū)，即比較器只能輸出兩個(gè)狀態(tài)。當(dāng)同相端電壓 反相端電壓時(shí)，輸出為高電 平，反之為低電平，由此控制基本 RS觸發(fā)器的工作狀態(tài)。555控制電壓端通常接一個(gè)電容防止干擾電壓的引入，如果在此端施加一個(gè)外電壓（0 Vcc）,比較器的參考電壓將發(fā)生變化，電路相應(yīng)的閥值，觸發(fā)電平也將隨之變化，進(jìn)而影響電路的工作狀態(tài)