No01-硬件電路系統(tǒng)設計基礎-201307

1、電路設計基礎盧起斌201307內(nèi)容提要 電路選型與系統(tǒng)設計 基礎器件選型 基礎電路選型 原理圖設計概要 數(shù)據(jù)轉(zhuǎn)換電路設計基礎電路設計流程 系統(tǒng)分析 電路選型 硬件設計與檢查 制板、備料與焊接 軟硬件調(diào)試與測試 設計修改與定型設計案例 基于FPGA的簡易信號源 功能需求 產(chǎn)生50k-30MHz載波信號 實現(xiàn)AM調(diào)制，調(diào)制度可調(diào)，帶寬10kHz 輸出功率不小于6dBm軟件無線電基本構架系統(tǒng)分析 系統(tǒng)構架系統(tǒng)分析 電路模塊系統(tǒng)分析 信號處理流程系統(tǒng)分析 設計思想 自上向下設計 模塊化設計 理清脈絡，把握細節(jié) 重視文檔基礎器件選型-電阻 常見電阻類型SMD電阻性能穩(wěn)定，價格低廉，承受功率小碳膜電阻成本

2、低廉，性能較差金屬膜電阻溫度系數(shù)小，噪聲低，成本稍高線繞電阻承受功率大，固有電感大精密電阻用于對精度和漂移指標較高的設計，成本很高電阻網(wǎng)絡內(nèi)一致性好，可簡化裝配工序，其耐壓和功率較低電阻的主要指標 額定功率 封裝及尺寸 標稱阻值 阻值精度 溫度系數(shù) 非線性 噪聲，包括熱噪聲和電流噪聲 極限電壓0歐姆電阻的使用 跳線/跨接模塊電源接入測試點方便布線，減少過孔為調(diào)試預留位置 分割地的單點連接 配置電路，避免用戶隨意修改設置貼片電阻的標注 基本單位為 末位數(shù)為倍率，前兩位或三位為有效數(shù)字如：100=10100=10；1002=100102=10K 尾數(shù)為小數(shù)的阻值使用R作分隔如：3R6=3.6，49

3、R9=49.9注：對于電容，R作為基本單位pF，1R5=1.5pF；對于電感，R作為基本單位uH，2R2=2.2uH基礎器件選型-電容 電容的技術指標標稱容量封裝尺寸偏差額定電壓損耗角正切穩(wěn)定性（與溫度/濕度/氣壓/震動等因素有關）電容的作用 電荷緩沖池 高頻噪聲的重要瀉放通路 實現(xiàn)交流耦合常用電容的類型 陶瓷電容單層陶瓷（瓷片電容）多層陶瓷（也稱獨石電容） 鋁電解電容（CD） 鉭電解電容（CA） 有機薄膜電容聚丙烯電容（CBB）聚苯乙烯電容（CB）滌綸電容（CL）常用SMD電容的分類和特點 COG電容：品質(zhì)高，穩(wěn)定性好，容量低，主要用在高穩(wěn)定和高頻電路中 X5R電容：性能稍差，溫漂和損耗較大

4、，容量中等，主要用在耦合和去耦電路中 Y5V電容：性能最差，容量最大，溫漂大非常，容差可達-20%至+80%，一般僅用于去耦電路中基礎器件選型 常用無源器件的選型鋁電解電容容量大，漏電較大，固有電感大，成本低非固體電容的性能和壽命受溫度影響明顯一般用于低頻電路的去耦和耦合體積和重量較大，震動場合需考慮加固措施工作電壓在額定電壓的50%至70%之間為宜高壓濾波電容應設置泄放電阻基礎器件選型 常用無源器件的選型鉭電解電容容量較大，漏電較小，溫漂較小，可靠性更好ESR和ESL較小，適合配合LDO器件使用成本高，產(chǎn)品價格波動大一般用于中低頻電路的去耦和耦合工作電壓應在額定電壓的50%以下耐電流沖擊的性

5、能較差SMD鉭電容封裝一般分A/B/C/D/E五種有源電路的去耦電容 使用多個電容并聯(lián)，獲得良好的去耦效果 容量大的電容可稍遠離有源器件 容量小的電容應盡量靠近有源器件 去耦電容應盡量放置在電流路徑上，即電源和地要先過電容，再進芯片 盡量縮短去耦電容和電源管腳之間的距離 盡量減小電源和地之間的回流包圍面積 存在地平面時，過孔應緊靠電容的焊盤去耦電容的作用去耦電容的組合使用有源電路的去耦電容 貼片式陶瓷電容的ESR一般都比較小，在高頻濾波中這是一個優(yōu)勢。 在電源電路設計中，單獨使用陶瓷電容濾波是不適宜的，必須同時搭配使用鉭電容、鋁電解電容或者OSCON等類型的電容 在設計中，往往將若干小容值的鉭

6、電容并聯(lián)以提供和大容值鉭電容相同的容量 提高設計的可靠性； 降低成本。選擇去耦電容的基本原則電容等效電路 等效串聯(lián)電感ESL：由引腳電感和電容器兩極間等效電感串聯(lián)而成 等效串聯(lián)電阻ESR：由引腳電阻和器件兩極間等效電阻構成基礎器件選型-電位器 電位器類型碳膜電位器價格低廉但性能較差，容差約20%陶瓷金屬膜電位器應用于中高檔設計，性能優(yōu)良，可用于高頻場合，典型容差10%線繞電位器低噪聲、溫漂小、功率大，成本高，固有電感大多圈電位器的調(diào)整性能最佳，成本高，體積大電位器的指標 標稱阻值 額定功率 滑動噪聲 分辨力 阻值變化規(guī)律（線性、對數(shù)、指數(shù)等） 起動力矩和轉(zhuǎn)動力矩 軸長和軸端結構電位器的使用 謹

7、記：弧刷觸點是電位器最大的弱點，電位器引起的電路故障大部分起因于弧刷觸點 避免較大的直流通過弧刷，盡可能隔直處理 用作變阻器時，弧刷應與另一固定端連接 建議與固定電阻串聯(lián)達到最佳調(diào)節(jié)性能常見電位器圖片基礎電路選型-電源 功耗較低且對效率不敏感，采用線性穩(wěn)壓 小信號或高精度電路，需注意電源的紋波和噪聲 電路功耗較大或輸入-輸出壓差較大或需要升壓時，建議采用DC-DC電路 使用DC-DC電路，需注意儲能電感的選型 注意電源芯片的散熱問題電源設計要點 電源設計要留有足夠余量建議比負載峰值功率多留20%左右 注意電源的紋波電源的功率余量不足會增加紋波PCB布線或連線不當，線路電阻過大會增加紋波電路中的

8、高速、高頻信號反向影響到電源高速、多IO器件頻繁的開關動作導致工作電流瞬變，其電磁干擾會串擾或輻射到電源常見線性穩(wěn)壓器型號/系列特性常見封裝1117系列通用LDO，800mA輸入-輸出壓差1.2V, 典型噪聲電壓0.003%VoSOT-223，SOT-89，TO-2528SOIC，TO-220，TO-26378xx系列1.5A，輸入-輸出壓差2.5V，典型噪聲電壓10uV/VoTO-220，DDPAK79xx系列1.5A，負極性，輸入-輸出壓差2.5V，典型噪聲電壓10uV/VoTO-220，DDPAKLM317可調(diào)，1.5A，輸入-輸出壓差2.5V，典型噪聲電壓0.003%VoTO-220，

9、TO-3，TO-252，SOT-223LM337可調(diào)，1.5A，負極性，輸入-輸出壓差2.5V，典型噪聲電壓0.003%VoTO-220，TO-3，TO-252，SOT-223REG103系列超低壓差115mV，500mA，可調(diào)或固定電壓，低噪聲33Vrms5DDPAK，TO-2636SOT-223，8SOICLT1962低功耗LDO，300mA，低壓差270mV，低噪聲20VrmsMSOP-8LT1964低功耗LDO，200mA，負極性，低壓差340mV，低噪聲30Vrms5TSOT-23線性穩(wěn)壓器原理圖示 需注意：輸入電壓應高于輸出電壓輸入/輸出電壓差影響效率使用線性穩(wěn)壓器注意事項 輸入端

10、的去耦電容 輸出端的去耦電容 LDO的輸出電容選取不當可能影響穩(wěn)定性 輸入-輸出壓差較大時需有保護措施開關電源電路結構 BUCK結構DC-DC電路非隔離只能降壓 BOOST結構DC-DC電路非隔離只能升壓開關電源電路結構 BUCK-BOOST結構DC-DC電路非隔離反相開關電源電路結構 典型的BUCK結構DC-DC電路注意FeedBack路徑開關電源電路的應用注意反饋回路的路徑開關電源的紋波 LM2575的典型測試波形功率開關管 功率MOSFET的特性通常選用增強型MOSFET作為開關管N溝道與P溝道的特性區(qū)別設計DC-DC的注意事項 設計DC-DC電路的一些注意事項注意續(xù)流二極管的選型不同的

11、調(diào)制方式適的負載能力各不一樣使用功率MOSFET時，考慮VGS對RDS(ON)影響使用功率MOSFET時，考慮柵極電荷的影響儲能電感取值對濾波效果和動態(tài)效果的影響濾波電容對電路的影響（最小值與最大值）開關頻率對電路的影響（尺寸、功耗、EMI）基礎電路選型-時鐘電路 常用類型分立的晶體+反相器構成的振蕩器集成一體的有源晶體振蕩器、溫補晶振鎖相環(huán)+VCO構成的高穩(wěn)定/同步時鐘晶體 分立晶體振蕩器（Crystal/XTAL）晶體的關鍵參數(shù) 基準頻率：標稱的振蕩頻率 頻率精度：如50ppm (-2070) 容性負載CL：外接振蕩電路中分布電容之和，晶體、-R、CL共同決定振蕩頻率，為了維持振蕩頻率的穩(wěn)

12、定，CL不能太小 室溫下的精度：如10ppm 253。 老化度：如1ppm/年有源晶振Oscillator 將振蕩電路和晶體集成在一個封裝內(nèi)加電即可輸出時鐘信號頻率精度較高，價格也略高晶振的技術指標 基準頻率：理想條件下的振蕩頻率 工作電壓：晶振需要外部提供電源電壓晶振輸出信號的噪聲與電源噪聲緊密相關 輸出電平：晶振的最大優(yōu)勢支持多種電平晶振的技術指標 工作溫度范圍 頻率精度 老化度 啟動時間TCXO和VXCO 壓控式晶體振蕩器VCXO 通過外部控制電壓使振蕩頻率可調(diào) 實現(xiàn)原理：控制變?nèi)荻壍碾妷?，從而改變CL 特點：輸出頻率可微調(diào) 溫度補償式晶體振蕩器TCXO頻率穩(wěn)定性更好，不易受環(huán)境溫度影

13、響價格較高高穩(wěn)/同步時鐘 鎖相環(huán)+VCO構成的時鐘電路使用分頻器：FO=FRN使用倍頻器：FO=FR/N時鐘電路主要指標 精度和穩(wěn)定度 抖動和相位噪聲 溫度范圍 輸出類型 模擬-數(shù)字轉(zhuǎn)換器（ADC） 數(shù)字-模擬轉(zhuǎn)換器（DAC）數(shù)據(jù)轉(zhuǎn)換器的分類ADC的應用分類 一般劃分為4種類型數(shù)據(jù)采集；精密工業(yè)測量；音頻應用；高速應用（采樣速率大于5MSPS）ADC的結構分類 一般劃分為3種結構：逐次逼近型(SAR型)-型流水線(pipelined)型不同結構ADC的工作頻率和應用場合奈奎斯特頻率的意義抗混疊濾波電路的作用 采用理想采樣器進行采樣的，頻率為fa的模擬信號在|kfs fa|,k=1,2,3,處具

14、有鏡像 任何落在奈奎斯特區(qū)內(nèi)的奈奎斯特帶寬之外的頻率成分將會被混疊回第一個奈奎斯特區(qū) 去除這些不需要的信號，只能由采樣器外部的抗混疊濾波器實現(xiàn)采樣-保持電路采樣-保持電路用于減少孔徑誤差 AD器件的模擬-數(shù)字轉(zhuǎn)化過程需要時間 模擬-數(shù)字轉(zhuǎn)化過程中，信號應保持穩(wěn)定時基抖動對采樣結果的影響時基抖動對系統(tǒng)的影響時鐘的選擇和設計 使用穩(wěn)定性好的振蕩電路提供采樣時鐘 高速數(shù)據(jù)轉(zhuǎn)換電路的采樣時鐘應直接從專用時鐘發(fā)生電路獲?。篎PGA的PLL時鐘相噪性能不理想，盡量不作為高速ADC/DAC的時鐘高速時鐘通過FPGA后再輸出，其抖動會增加，不適合作為高速ADC/DAC的時鐘DAC的結構分類 一般分為4種結構R-2R電阻網(wǎng)絡型電壓分段式（R-String）-型分段電流導引型（I-Steering）選擇ADC/DAC的考慮因素 分辨率和精度（INL、DNL） 積分非線性表示器件在所有的數(shù)值點上對應的模擬值和真實值之間誤差最大的那