計算機組織與結(jié)構(gòu)復(fù)習(xí)參考題

1、精選優(yōu)質(zhì)文檔-傾情為你奉上計算機組織與結(jié)構(gòu)復(fù)習(xí)參考題1 一、 選擇題 1. 中央處理器（CPU）是指_。A運算器 B控制器 C運算器和控制器 D運算器、控制器和主存儲器2. 假定對字符碼ll00101做偶校驗，沒有數(shù)據(jù)錯誤，來用做偶校驗的字符碼是_。 All B1ll00101 C0ll00101 Dll00l0l03. 補碼運算的特點是符號位_。A與數(shù)值位分別進行運算 B與數(shù)值位一起參與運算 C要舍去 D表示溢出4. EPROM是指_。A.只讀存儲器 B.讀寫存儲器 C.閃速存儲器 D.光擦除可編程只讀存儲器5. 常用的虛擬存儲系統(tǒng)由_兩級存儲器組成，其中輔存是大容量的磁表面存儲器。A.ca

2、che主存 B.主存輔存 C.cache輔存 D.通用寄存器主存6. 關(guān)于浮點數(shù)加、減法，以下論述正確的是_。A對階時較小的數(shù)進行左移 B對階時較小的數(shù)進行右移 C對階時大階向小階對齊左移 D對階時小階向大階對齊右移7. 假設(shè)寄存器R中的數(shù)值為200，主存地址為200和300的地址單元中存放的內(nèi)容分別是300和400，則什么方式下訪問到的操作數(shù)為200 。 A. 直接尋址200             B. 寄存器間接尋址(R) C. 存儲器間接尋址(200) &#

3、160;   D. 寄存器尋址R8. 有關(guān)邏輯左移中，說法正確的是_ 。A數(shù)據(jù)左移1位，最低位用0補充 B數(shù)據(jù)左移1位，最低位用1補充 C數(shù)據(jù)左移1位，最高位用原最低位補充 D數(shù)據(jù)左移1位，最高位用原最高位補充9. 某計算機字長16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是_A. 064K B. 064KB C. 032K D. 032kB10. 為確定下一條微指令的地址，通常采用斷定方式，其基本思想是_。A.用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B.用微程序計數(shù)器PC來產(chǎn)生后繼微指令地址C.通過微指令順序控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后

4、繼微指令地址D.通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址11. 在流水機器中，控制相關(guān)是指_。A由轉(zhuǎn)移指令引起的相關(guān) B先寫后讀 C資源使用沖突 D先讀后寫12. 若存儲周期250ns，每次讀出32位，則該存儲器的數(shù)據(jù)傳送率為 。 A. 8×106字節(jié)/秒 B. 8M字節(jié)/秒 C.16×106字節(jié)/秒 D. 16M字節(jié)/秒13. 在一個串行傳輸系統(tǒng)中，每秒鐘可傳輸80個數(shù)據(jù)幀，每個數(shù)據(jù)幀包含1個起始位、8個數(shù)據(jù)位和2個結(jié)束位，其波特率為 _，A. 880B/S B. 640B/S C. 880b/S D. 1640b/S 14. 陣列并行處理機主要實現(xiàn)的是 。A取

5、指級并行 B 譯碼級并行C執(zhí)行級并行 D指令內(nèi)操作步驟并行15. 總線是構(gòu)成計算機系統(tǒng)的互聯(lián)機構(gòu)，是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳送的_通道。A高速 B專有 C特殊 D公共 二、判斷題（正確的在題后括號內(nèi)劃“”，錯誤的劃“”。 ）1. 在機器數(shù)中，零的原碼表示形式是唯一的（ ）。2. Cache存儲器是為解決主存速度滿足不了要求發(fā)展出來的（ ）。3. 高位多體交叉編址方式:連續(xù)地址公布在相同的模塊內(nèi)，而同一模塊內(nèi)的地址都是連續(xù)的（ ）。4. 使編碼具有檢錯和糾錯能力的代價是增加了冗余位，比如CRC碼（ ）。5. 雙符號位補碼運算的結(jié)果符號位為01，則運算結(jié)果負(fù)溢出（ ）。6. 微程序存放在主存

6、儲器中，微地址存放在程序寄存器PC中（ ）。7. 水平型微指令的直接表示法比編碼表示法執(zhí)行速度快（ ）。8. 利用流水技術(shù)容易有效減少每一條指令的執(zhí)行時間（ ）。9. Tomasulo算法能解決數(shù)據(jù)相關(guān)性和控制相關(guān)性（ ）。10. 標(biāo)量流水線方式計算機不能對向量數(shù)組進行運算（ ）。三、已知X=（1101）2 , Y=（+0011）2 , 用補碼一位乘法（Booth算法 ）計算X*Y補。 五、設(shè)有一臺計算機的指令系統(tǒng)共有10條指令，他們的使用頻率分別為：0280200170100080060050030020011. 用霍夫曼編碼設(shè)計這10條指令的操作碼；2. 若操作碼采用固定長度編碼，需要多少

7、位？其后繼產(chǎn)品需要增加10條指令，并與原來指令保持兼容，操作碼應(yīng)該擴展到多少位？后10條指令應(yīng)怎樣編碼？ 六、設(shè)一個具有26位地址和16位字長的主存儲器，用8M×8位的存儲芯片構(gòu)成。地址線A，數(shù)據(jù)線D，讀寫控制信號端WE，CE為片選控制端，MREQ為CPU的訪存請求信號端。 1. 該主存儲器能存儲多少字節(jié)信息？2. 該主存儲器需要由多少個8 M×8位存儲器芯片構(gòu)成？ 3. 需要多少位地址作為芯片選擇？4. 完整畫出用8 M×8位存儲器芯片構(gòu)成主存儲器的邏輯示意圖。用存儲器芯片構(gòu)成主存儲器的邏輯示意圖七、（9分）某單總線結(jié)構(gòu)計算機的數(shù)據(jù)通路如圖下所示，讀存儲器數(shù)據(jù)到

8、寄存器的指令為 LOAD R1 ，mem (其中mem為內(nèi)存地址)，1.請寫出該指令操作在各個機器周期所需的控制信號。2.寫出微指令的格式，說明每段代表的含義。 單總線結(jié)構(gòu)計算機的數(shù)據(jù)通路示意圖八、在一個無序執(zhí)行按序?qū)懟氐某瑯?biāo)量指令流水線中，如下圖所示。將指令的執(zhí)行過程分為取指、譯碼、執(zhí)行、寫回四個階段。取指、譯碼、寫回只需1個機器周期完成。加法器完成執(zhí)行需要2個機器周期，乘法器完成執(zhí)行需要3個機器周期，給定地址mem1和mem2的訪存操作需要1個機器周期。具有相關(guān)專用通路?，F(xiàn)有如下6條指令序列：LOAD R1，mem1 ；I1 M（mem1）存儲單元的內(nèi)容送入R1ADD R2，R2，R1 ；

9、I2ADD R3，R3，R4 ；I3MULT R4，R4，R5 ；I4LOAD R6，mem2 ；I5MULT R6，R6，R7 ；I61.指出指令序列中的寫后讀RAW，讀后寫WAR，寫后寫WAW數(shù)據(jù)相關(guān)性；2.畫出無序執(zhí)行按序?qū)懟氐某瑯?biāo)量指令流水線時空圖。超標(biāo)量指令流水線模型結(jié)構(gòu)計算機組織與結(jié)構(gòu)復(fù)習(xí)參考題2 一、選擇題（每題1分，共20分）1. 完整的計算機系統(tǒng)是由_組成的。 A主機與外設(shè) BCPU與存儲器 CALU與控制器 D硬件系統(tǒng)與軟件系統(tǒng)2. 下列數(shù)中最小的數(shù)為_ 。 ABCD B528 C D233163. 若采用雙符號位，則發(fā)生負(fù)向溢出的特征是：雙符號位為_。A、00 B、01

10、C、10 D、114. 統(tǒng)計計算機性能測試結(jié)果有多種方法，其中_最接近CPU的實際性能。 A. 算術(shù)性能平均值 B. 幾何性能平均值 C. 調(diào)和性能平均值 D. 峰值性能指標(biāo)5. 有關(guān)算術(shù)右移中，說法正確的是_。 A數(shù)據(jù)右移1位，最高位用0補充 B數(shù)據(jù)右移1位，最高位用1補充 C數(shù)據(jù)右移1位，最高位用原最低位補充 D數(shù)據(jù)右移1位，最高位用原最高位補充6. 關(guān)于浮點數(shù)加、減法，以下論述正確的是_。 A對階時較小的數(shù)進行左移 B對階時小階向大階對齊 C對階時大階向小階對齊 D對階時較大的數(shù)進行左移 7. 寄存器間接尋址方式中，操作數(shù)處在_。 A通用寄存器 B主存單元 C程序計數(shù)器 D堆棧8. 堆棧

11、指針SP的內(nèi)容是_。A棧頂單元內(nèi)容 B棧頂單元地址 C棧底單元內(nèi)容 D棧底單元地址9. 有關(guān)高速緩沖存儲器Cache的說法，正確的是_。 ACPU內(nèi)外都可以設(shè)置Cache BCache只能在CPU以外C若存在Cache，CPU就不能再訪問內(nèi)存 DCache只能在CPU以內(nèi) 10. 存儲周期是指_。 A存儲器的讀出時間 B存儲器的寫入時間 C存儲器進行連續(xù)讀和寫操作所允許的最短時間間隔 D存儲器進行連續(xù)寫操作所允許的最短時間間隔11. PROM是指_。 A隨機讀/寫存儲器 B只讀存儲器 C可編程的只讀存儲器 D可擦可編程的只讀存儲器12. 有一個1K*8b存儲器，采用單譯碼方式時需要譯碼器輸入線

12、為_條。A1024 B10 C32 D6413. 程序員編寫程序時使用的地址是_。 A邏輯地址 B有效地址 C輔存實地址 D主存地址14. 在CPU中跟蹤指令后繼地址的寄存器是_。 A主存地址寄存器 B狀態(tài)條件寄存器 C指令寄存器 D程序計數(shù)器15. 在流水機器中，真相關(guān)是指_。A先讀后寫相關(guān) B結(jié)構(gòu)相關(guān) C先寫后讀相關(guān) D有轉(zhuǎn)移指令引起的相關(guān)16. 微程序控制器中，機器指令與微指令的關(guān)系是_。A. 每一條機器指令由一條微指令來執(zhí)行B. 每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行C. 每一條機器指令組成的程序可由一條微指令來執(zhí)行D. 一條微指令由若干條機器指令組成17. 數(shù)據(jù)總線上的信息

13、可以在兩個方向上輪流傳輸信息的方式稱為_。 A單工 B全雙工 C半雙工 D不可能方式18. 主機、外設(shè)不能并行工作的方式是_。 A程序查詢方式 B中斷方式 CDMA方式 D通道方式19. 陣列計算機屬于_結(jié)構(gòu)的計算機。 ASISDI BSIMD CMISD DMIMD20. 在I/O設(shè)備采用統(tǒng)一編址方式下，下面哪一個說法是對的_。 A一個具體地址只能對應(yīng)輸入/輸出設(shè)備 B一個具體地址只能對應(yīng)內(nèi)存單元 C一個具體地址既可對應(yīng)輸入/輸出設(shè)備又可對應(yīng)內(nèi)存單元 D一個具體地址只對應(yīng)輸入/輸出設(shè)備或者只對應(yīng)內(nèi)存單元二、填空題（1. 評價存儲器性能的基本要求是大容量、_和低價格。2. 十進制數(shù)據(jù)7的五位移

14、碼表示為_ 。3. 信息碼的奇校驗編碼是_，偶校驗編碼是_（設(shè)校驗位在最低位）。 4. 在減法運算中，正數(shù)減去_，可能產(chǎn)生溢出，此時的溢出為_溢出。 5. 在一個單地址指令的計算機系統(tǒng)中有一個累加器，（20H）=30H，（30H）=40H，執(zhí)行指令 load #30H 后，累加器中的數(shù)值為_；執(zhí)行指令 load （20H） 后，累加器中的數(shù)值為_。6. 段頁式虛擬存儲器的內(nèi)部地址表映像機構(gòu)包含有段基址表、_表和_表三部分。7. 寄存器直接尋址是操作數(shù)在_中，寄存器間接尋址是操作數(shù)在主存單元中，通用寄存器中的內(nèi)容作為操作數(shù)地址，所以指令執(zhí)行的速度前者比后者_(dá)。 8. 在一個32位總線中，時鐘頻率

15、為20MHZ，總線數(shù)據(jù)的傳輸周期為5個時鐘傳輸4個字的數(shù)據(jù)塊，總線數(shù)據(jù)的傳輸速率為_。五、 有一個cache主存存儲層次，采用組相聯(lián)映像。主存共分4096個存儲塊，Cache為64個存儲塊，每組包含4個存儲塊，每塊由128個字節(jié)組成，訪存地址為字節(jié)地址。1 寫出Cache地址位數(shù)和地址格式；2 寫出主存地址位數(shù)和地址格式；3 畫出主存cache空間塊的組相聯(lián)映像對應(yīng)關(guān)系示意圖；4 主存地址48AB9H映像到Cache的哪個字塊？ 六、 用4M×8位的存儲芯片構(gòu)成一個64M×16位的主存儲器。地址線A，數(shù)據(jù)線D，讀寫控制信號端WE，CE為片選控制端，MREQ為CPU的訪存請求

16、信號端。5. 計算需要多少個4 M×8位存儲器芯片。 6. 存儲器芯片的片內(nèi)地址長度是多少位？7. 在下圖中標(biāo)明主存儲器地址線和數(shù)據(jù)線各需要多少位？8. 完整畫出用存儲器芯片構(gòu)成主存儲器的邏輯示意圖。用存儲器芯片構(gòu)成主存儲器的邏輯示意圖七、 對于單總線CPU結(jié)構(gòu)，指令控制流程如下圖所示：1 該指令系統(tǒng)總共有多少條微指令？2 在指令控制流程圖中每個方框的左上角標(biāo)出微地址。3寫出微指令的格式，說明每段代表的含義。八、 在一臺計算機中，指令的執(zhí)行分為取指IF、譯碼ID、執(zhí)行EX、訪存M和寫回WB五個階段，每個階段在一個機器周期只能接受一個新任務(wù)，取指階段不受指令類型和相關(guān)性的影響。具有前向

17、傳遞專用數(shù)據(jù)通路，在前向傳遞專用數(shù)據(jù)通路不能解決數(shù)據(jù)相關(guān)問題時，這時可以在流水線中插入氣泡。對以下指令序列:sub r2,r1,r3 /*s1*/lw r4,20(r2) /*s2*/and r2,r4,r5 /*s3*/and r1,r6,r3 /*s4*/畫出有序執(zhí)行有序?qū)懟氐臅r空圖，指出所需的執(zhí)行時間。根據(jù)IEEE754標(biāo)準(zhǔn)規(guī)定的32位單精度浮點數(shù)的表示方法，寫出(3.25)10這個數(shù)的單精度浮點標(biāo)準(zhǔn)格式（寫明解題過程）。假設(shè)寄存器R中的數(shù)值為2000H，地址為2000H的存儲器中存儲的數(shù)據(jù)為3000H，地址為3000H的存儲器中存儲的數(shù)據(jù)為2200H，PC的值為4000H，以下尋址方式

18、下訪問到的指令操作數(shù)是什么？1. 寄存器間接尋址 （R）；2. 存儲器間接尋址 2000H；3. 立即數(shù)尋址 #2000H；4. 相對尋址 -1000H（PC）；有一個cache主存存儲層次。主存共分8個塊，Cache為4個塊，。采用組相聯(lián)映像，組內(nèi)塊數(shù)為2塊，替換算法為近期最少使用法（）。1. 對于如下主存塊地址流的訪問順序是：4、1、2、4、3、7、0、7、2、5 cache初始時為空，請列出cache 中各塊隨時間的使用情況；2. 對于第1問，指出塊失效又發(fā)生爭用（即替換）的時刻；3. 對于第1問，求出此期間cache的命中率。 某單總線結(jié)構(gòu)計算機的數(shù)據(jù)通路如圖6-1所示，請寫出指令 1

19、ADD R1，（R2 ）；M(R2)+(R1)=R1 在每個時鐘周期內(nèi)的控制信號。2微指令控制字段的編碼順序如圖6-2所示，采用水平型直接表示法，寫出T1和T3 周期微操作的控制字。 圖6-1圖6-2設(shè)有一臺計算機的指令系統(tǒng)共有10條指令，他們的使用頻率分別為：0.19, 0.12, 0.10, 0.13, 0.17, 0.03, 0.02, 0.15, 0.08, 0.01。1. 用霍夫曼編碼設(shè)計這10條指令的操作碼，并計算操作碼的平均長度；2. 設(shè)計兩種編碼長度，且平均長度不超過3.2位的等長擴展操作碼，并計算操作碼平均長；3. 若操作碼為固定長度編碼，需要多少位？其后繼產(chǎn)品需要增加18條

20、指令，并與原來指令保持兼容，操作碼應(yīng)該擴展到多少位？計算機組織與結(jié)構(gòu)復(fù)習(xí)參考題3 一、選擇填空 1.若十進制數(shù)為32.75，則相應(yīng)的十六進制數(shù)為( )。A 4.6     B 2.c     C 2.6     D 4.c2.若x=+1011，則x補=( )。A 01011     B 1011     C 0101     D 101013.某機器字長8位

21、，含一位符號位，采用原碼表示定點小數(shù)，則所能表示的非零最小正數(shù)為( )。A 2-9     B 2-8    C 1-2-7     D 2-74. 假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，來用偶校驗的字符碼是_。 A ll B C ll00000l D ll00l00l5.一般來講，直接映像方式常用在( )。A 小容量高速Cache     B 大容量高速Cache     C 小容量低速Cache

22、     D 大容量低速Cache6. 在CPU中跟蹤指令后繼地址的寄存器是( )。 A 主存地址寄存器 B 程序計數(shù)器 C 指令寄存器 D 狀態(tài)條件寄存器7.采用存儲器直接尋址方式，則操作數(shù)在( )中。A 主存     B 寄存器     C 直接存取存儲器     D 光盤在下列存儲器中，( )可以作為主存儲器。A 半導(dǎo)體SRAM存儲器     B EPROM   

23、;  C PROM     D 半導(dǎo)體RAM存儲器同步控制是_。 A 只適用于CPU控制的方式 C 只適用于外圍設(shè)備控制的方式 B 由統(tǒng)一時序信號控制的方式 D 所有指令執(zhí)行時間都相同的方式采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要占用_的時間。 A一個指令周期 B一個機器周期 C一個存儲周期 D一個總線周期1 響應(yīng)中斷（3 ） 可在任一時鐘周期結(jié)束時 可在任一工作周期結(jié)束時 必須在一條指令執(zhí)行完畢時 必須在執(zhí)行完當(dāng)前程序段時2 外部接口是（2 ）的邏輯部件 CPU與系統(tǒng)總線之間 系統(tǒng)總線與外部設(shè)備之間 主存與外圍設(shè)備之間 運算器與外圍設(shè)備之

24、間3 串行接口是指（ 2 ） 接口與系統(tǒng)總線之間采取串行傳送 接口與外圍設(shè)備之間采取串行傳送 接口與兩側(cè)采取串行傳送 接口內(nèi)部只能串行傳送4 并行接口是指（2 ） 接口與系統(tǒng)總線之間采取 接口與外圍設(shè)備之間采取并行傳送 系統(tǒng)總線采用并行傳送 接口采用中斷方式5 下列設(shè)備中，哪種適于通過DMA方式與主機進行信息交換（4）。 鍵盤 電傳輸入機 針式打印機 磁盤6 中斷屏蔽字的作用是（ 2 ） 暫停外設(shè)對主存的訪問 暫停對某些中斷的響應(yīng) 暫停對一切中斷的響應(yīng) 暫停CPU對主存的訪問7 向量中斷的向量地址是（3 ） 通過軟件查詢產(chǎn)生 由中斷總服務(wù)程序統(tǒng)一產(chǎn)生 由中斷源硬件提供 由處理程序直接查表獲得8

25、 在打印機接口中，一般采用（1） 中斷方式 方式 通道方式 方式9 在磁盤中（4） 只采取查詢等待方式只采取程序中斷方式 只采取方式既有方式，也有中斷方式10 在下列外存儲器中，工作速度最快的是（ 3 ）（1）磁帶 （2）軟盤 （3）硬盤 （4）光盤二、已知：x= 0.1011，y = - 0.0101，求 ： x補， - x 補，y補， - y 補 ，x - y 補 ，并說明 x - y 補 的結(jié)果是否溢出。 三、CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和

26、平均訪問時間。 四、由1K X 4位的動態(tài)RAM芯片構(gòu)成（芯片內(nèi)是64×64 結(jié)構(gòu)），試解答如下問題： （3）采用異步方式，如單元刷新間隔不超過2ms，則刷新信號周期是多少？ （4）如采用集中式刷新方式，存儲器刷新一遍最少用多少個讀/寫周期？五、設(shè)有一個cache的容量為2K字，每個塊為16字，求(1) 該cache可容納多少個塊？(2) 如果主存的容量是256K字，則有多少個塊？(3) 主存的地址有多少位？cache地址有多少位？(4) 在直接映象方式下，主存中的第i塊映象到cache中哪一個塊中？(5) 進行地址映象時，主存儲器的地址分成哪幾段？各段分別有多少位？六、指令格式如下

27、所示，OP為操作碼字段，試分析指令格式的特點。 15 10 7 4 3 0OP 源寄存器 基值寄存器 位移量（16位） 計算機組織與結(jié)構(gòu)復(fù)習(xí)參考題41. 運算器的主要功能是進行_ _ 。A、邏輯運算 B、算術(shù)運算 C、邏輯運算與算術(shù)運算 D、初等函數(shù)的運算2. 若定點整數(shù)64位，含1位符號位，補碼表示，則所能表示的絕對值最大負(fù)數(shù)為（ ）。A、-264 B、-（264-1） C、-263 D、-（263-1）3. 有關(guān)算術(shù)右移中，說法正確的是_ _。 A數(shù)據(jù)右移1位，數(shù)據(jù)最高位用0補充 B數(shù)據(jù)右移1位，數(shù)據(jù)最高位用原最低位補充 C數(shù)據(jù)右移1位，數(shù)據(jù)最高位用符號位補充 D數(shù)據(jù)右移1位，數(shù)據(jù)最高位用

28、1補充4. 堆棧指針SP寄存器中的內(nèi)容是_ _。A棧頂單元內(nèi)容 B棧頂單元地址 C棧底單元內(nèi)容 D棧底單元地址5. 設(shè)形式地址為D，基址寄存器為X，變址寄存器為Y，（X）表示基址寄存器X的內(nèi)容，基址變址尋址方式的有效地址可表示為_ _。AEA=（X）+（Y）+D BEA=（X+Y）+（D）CEA=（X）+(Y)+D） DEA=（X+Y）+（D）6. 寄存器間接尋址方式中，操作數(shù)處在_中。A.通用寄存器 B.主存單元 C.程序計數(shù)器 D.堆棧7. 存儲周期是指_ _。 A存儲器的讀出時間 B存儲器的寫入時間 C存儲器進行連續(xù)讀或?qū)懖僮魉试S的最短時間間隔 D存儲器進行連續(xù)寫或?qū)懖僮魉璧淖铋L時間

29、間隔8. 在下列存儲器中，_ _可以作為主存儲器。A.半導(dǎo)體SRAM存儲器     B.EPROM     C.PROM     D.半導(dǎo)體DRAM存儲器9. 微程序控制器中，機器指令與微指令的關(guān)系是_ _。A、每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行 B、每一條機器指令由一條微指令來執(zhí)行C、 每一條機器指令組成的程序可由一條微指令來執(zhí)行D、 一條微指令由若干條機器指令組成10. 主存儲器和CPU之間增加cache的目的是_。A、擴大主存貯器的容量 B、解決

30、CPU和主存之間的速度匹配問題C、擴大CPU中通用寄存器的數(shù)量 D、既擴大主存的容量，又?jǐn)U大CPU通用寄存器的數(shù)量11. 在流水機器中，控制相關(guān)是指_ _。A、資源使用沖突  B、由轉(zhuǎn)移指令引起的相關(guān) C、先寫后讀 D、先讀后寫12. 系統(tǒng)總線中地址線的功能是_。A、選擇主存單元地址  B、選擇進行信息傳輸?shù)脑O(shè)備C、選擇外存地址 D、指定主存和I/O設(shè)備接口電路的地址13. 相聯(lián)存貯器是按_進行尋址的存貯器。A.地址指定方式 B.堆棧存取方式 C.內(nèi)容指定方式 D.地址指定與堆棧14. 下面描述的RISC機器基本概念中不正確的句子是_。A.RISC機器不一定是流水CPU B

31、.RISC機器一定是流水CPUC.RISC機器有復(fù)雜的指令系統(tǒng) D.CPU配置很少的通用寄存器15. 主機、外設(shè)不能并行工作的方式是_ _。 A程序查詢方式 B中斷方式 CDMA方式 D通道方式一、 填空題1. 若X補=，則X的十進制數(shù)真值是_。2. (-4)10 用四位反碼表示為 。3. 在一個32位總線中，時鐘頻率為20MHZ，總線數(shù)據(jù)的傳輸周期為5個時鐘傳輸4個字的數(shù)據(jù)塊，總線數(shù)據(jù)的傳輸速率為_。4. 微指令分成水平型微指令和垂直型微指令，_ 型微指令可同時執(zhí)行若干個微操作。5. 假定對字符碼ll00101做偶校驗，沒有數(shù)據(jù)錯誤，偶校驗的字符碼是 。6. 存儲器模塊采用多體交叉編址方式:

32、同一模塊內(nèi)的地址都是 。7. DMA技術(shù)的出現(xiàn)，可以通過DMA控制器使得_ _ 與_ _之間可以進行直接訪問。 8. 在典型的PCI總線中“北橋”是指_ _橋，“南橋”是指_ _橋。二、 計算題 1. 假設(shè)X= - 0.1011，Y= 0.0111，采用雙符號位法,計算X-Y=？同時指出是否發(fā)生“溢出”？上溢出還是下溢出？ 2. 16K×8位(128×128×8位) DRAM芯片，設(shè)存儲器的讀/寫周期為0.5µs，CPU在1µs內(nèi)至少要訪問一次。（1）若采用集中刷新，刷新周期最短是多長時間？（2）若采用異步刷新，刷新周期是2 ms，每隔多長時間

33、對芯片刷新一行？（3）若采用分散式刷新，刷新周期是多長時間？3. 假設(shè)X=0.1011，Y=0.1101，用定點原碼一位除法不恢復(fù)余數(shù)(加減交替法)的方法，求X/Y的商和余數(shù)。4. 設(shè)存儲器容量為32字，字長64位，模塊數(shù)m=4，分別用順序方式和交叉方式進行組織。存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。問順序存儲器和交叉存儲器連續(xù)讀出4個字所需的時間? 三、 某計算機部分的指令助記符和指令格式如下圖所示，設(shè)機器字長為8位，rs代表源寄存器，rd代表目標(biāo)寄存器。（1）分析下面指令格式的特點；（2）寫出指令MOV R1,R3和 INC R3 的機器指令代碼。 四、 有

34、一個cache主存存儲層次。Cache為4個塊。采用組相聯(lián)映像，組內(nèi)塊數(shù)為2塊，替換算法為近期最少使用法（LRU）。 1) 如下表所示，主存塊地址流的訪問順序是：4，1，2，4，3，7，0，0，4，7， cache初始時為空，請列出cache 中各塊隨時間的使用情況；2) 指出訪問主存塊地址時cache失效又發(fā)生爭用（即替換）的訪問順序；3) 求出這段訪問期間cache的命中率。訪問順序12345678910組號主存塊地址4124370047Cache塊地址0組1組訪問情況五、 流水線結(jié)構(gòu)分為4個段，即取指(IF)段、 譯碼(ID)段、執(zhí)行(EX)段和寫回(WE)段。IF，ID，WE 段只需1

35、個時鐘周期完成。EX段有多個功能部件，其中LOAD/STORE部件完成數(shù)據(jù)cache訪問，只需一個時鐘周期；邏輯運算和減法運算完成需2個時鐘周期，乘法運算需3個時鐘周期，它們都已流水化。 IE段有內(nèi)部數(shù)據(jù)定向傳送，結(jié)果生成即可使用。 現(xiàn)有如下4條指令序列， l I1 LAD R0，A ；M(A)->R0，M(A)是存儲器單元l I2 SUB R1，R0 ； (R1) + (R0)->R0 l I3 SHR R0，R2 ；R0的內(nèi)容邏輯右移R2次再送入R0l I4 MUL R2，R3 ；(R2)×(R3)->R2（1）請寫出指令流水線的時空圖；（2）請寫出指令的相關(guān)性

36、。 假設(shè)某計算機的指令長度為20位，具有雙操作數(shù)、單操作數(shù)和無操作數(shù)三類指令形式，每個操作數(shù)地址規(guī)定用6位表示。（1）若操作碼字段固定為8位，現(xiàn)已給出m條雙操作數(shù)指令，n條無操作數(shù)指令。在此情況下，這臺計算機最多可以設(shè)計出多少條單操作數(shù)指令？（2）當(dāng)雙操作數(shù)指令條數(shù)取最大值，且在此基礎(chǔ)上單操作數(shù)指令條數(shù)也取最大值時，試計算這三類指令最大容許具有的指令條數(shù)各是多少？這三類操作數(shù)指令編碼各是什么范圍？一種短浮點數(shù)的字長共16位（二進制），從高位到低位分別是：符號1位，階碼7位（包括符號位），尾數(shù)8位。尾數(shù)用原碼、小數(shù)表示，階碼用移碼、整數(shù)表示。尾數(shù)和階碼的基值都是2。有如下兩個浮點數(shù)：A1.000

37、1x22和B-0.11001x2-1。 (1)把這兩個數(shù)分別表示成規(guī)格化浮點數(shù)形式。(2)按照浮點數(shù)加法運算規(guī)則，計算這兩個浮點數(shù)的和。參考答案1一、 (15*2=30分) CDBDB BDACC ACCCD 二、 （10*1=10分） 三、 （8分）第二種方法好四、 （10分） 五、(10分)1.采用Huffma樹（略）、編碼法 （6分）頻率028020017010008006005003002001代碼110110100110011000000100001長度22334445662. （4分） 固定長度4位編碼，即00001001 產(chǎn)品再增加10條指令，要用5位編碼，即1010011101六、（13分）解：1. 226*2=226*2=227B（2分）2. 需要存儲器芯片： （2分）3. 需要3位地址作為芯片選擇 （2分）4. 存儲器芯片構(gòu)成主存儲器的邏輯示意圖如下： （7分）七、（9分）解：（6分）n T1:PCout ,M