IC 芯片封裝流程

1、Introduction of IC Assembly ProcessIC封裝工藝簡(jiǎn)介FOL Back Grinding背面減薄Taping粘膠帶粘膠帶BackGrinding磨片磨片De-Taping去膠帶去膠帶將從晶圓廠出來的將從晶圓廠出來的Wafer進(jìn)行背面研磨，來減薄晶圓達(dá)到進(jìn)行背面研磨，來減薄晶圓達(dá)到 封裝需要的厚度（封裝需要的厚度（8mils10mils）；）；磨片時(shí)，需要在正面（磨片時(shí)，需要在正面（Active Area）貼膠帶保護(hù)電路區(qū)域）貼膠帶保護(hù)電路區(qū)域 同時(shí)研磨背面。研磨之后，去除膠帶，測(cè)量厚度；同時(shí)研磨背面。研磨之后，去除膠帶，測(cè)量厚度；FOL Wafer Saw晶圓切

2、割Wafer Mount晶圓安裝晶圓安裝Wafer Saw晶圓切割晶圓切割Wafer Wash清洗清洗將晶圓粘貼在藍(lán)膜（將晶圓粘貼在藍(lán)膜（Mylar）上，使得即使被切割開后，不會(huì)散落；）上，使得即使被切割開后，不會(huì)散落；通過通過Saw Blade將整片將整片Wafer切割成一個(gè)個(gè)獨(dú)立的切割成一個(gè)個(gè)獨(dú)立的Dice，方便后面的，方便后面的 Die Attach等工序；等工序；Wafer Wash主要清洗主要清洗Saw時(shí)候產(chǎn)生的各種粉塵，清潔時(shí)候產(chǎn)生的各種粉塵，清潔Wafer；FOL Wafer Saw晶圓切割Wafer Saw MachineSaw Blade(切割刀片切割刀片)：Life Tim

3、e：9001500M；Spindlier Speed：3050K rpm：Feed Speed：3050/s;FOL 2nd Optical Inspection二光檢查主要是針對(duì)主要是針對(duì)Wafer Saw之后在顯微鏡下進(jìn)行之后在顯微鏡下進(jìn)行Wafer的外觀檢查，是否有的外觀檢查，是否有出現(xiàn)廢品出現(xiàn)廢品。Chipping Die 崩崩 邊邊FOL Die Attach 芯片粘接Write Epoxy點(diǎn)銀漿點(diǎn)銀漿Die Attach芯片粘接芯片粘接Epoxy Cure銀漿固化銀漿固化Epoxy Storage：零下零下50度存放；度存放；Epoxy Aging：使用之前回溫，除使用之前回溫，除

4、去氣泡；去氣泡；Epoxy Writing：點(diǎn)銀漿于點(diǎn)銀漿于L/F的的Pad上，上，Pattern可選可選；FOL Die Attach 芯片粘接芯片拾取過程：芯片拾取過程：1、Ejector Pin從從wafer下方的下方的Mylar頂起芯片，使之便于頂起芯片，使之便于 脫離藍(lán)膜；脫離藍(lán)膜；2、Collect/Pick up head從上方吸起芯片，完成從從上方吸起芯片，完成從Wafer 到到L/F的運(yùn)輸過程；的運(yùn)輸過程；3、Collect以一定的力將芯片以一定的力將芯片Bond在點(diǎn)有銀漿的在點(diǎn)有銀漿的L/F 的的Pad上，具體位置可控；上，具體位置可控；4、Bond Head Resolu

5、tion： X-0.2um；Y-0.5um；Z-1.25um；5、Bond Head Speed：1.3m/s；FOL Die Attach 芯片粘接Epoxy Write：Coverage 75%;Die Attach：Placement99.95%的高純的高純 度的錫（度的錫（Tin），為目前普遍采用的技術(shù)，符合），為目前普遍采用的技術(shù)，符合 Rohs的要求；的要求； Tin-Lead：鉛錫合金。：鉛錫合金。Tin占占85%，Lead占占 15%，由于不符合，由于不符合Rohs，目前基本被淘汰；，目前基本被淘汰；EOL Post Annealing Bake（電鍍退火）目的：目的： 讓無鉛

6、電鍍后的產(chǎn)品在高溫下烘烤一段時(shí)間，目的在于讓無鉛電鍍后的產(chǎn)品在高溫下烘烤一段時(shí)間，目的在于 消除電鍍層潛在的晶須生長(zhǎng)（消除電鍍層潛在的晶須生長(zhǎng)（Whisker Growth）的問題）的問題;條件：條件： 150+/-5C; 2Hrs；晶須晶須晶須，又叫晶須，又叫Whisker，是指錫，是指錫在長(zhǎng)時(shí)間的潮濕環(huán)在長(zhǎng)時(shí)間的潮濕環(huán)境和溫度變化環(huán)境境和溫度變化環(huán)境下生長(zhǎng)出的一種須下生長(zhǎng)出的一種須狀晶體，可能導(dǎo)致狀晶體，可能導(dǎo)致產(chǎn)品引腳的短路產(chǎn)品引腳的短路。EOL Trim&Form（切筋成型）Trim：將一條片的：將一條片的Lead Frame切割成單獨(dú)的切割成單獨(dú)的Unit（IC）的過程；）的

7、過程；Form：對(duì)：對(duì)Trim后的后的IC產(chǎn)品進(jìn)行引腳成型，達(dá)到工藝需要求的形狀，產(chǎn)品進(jìn)行引腳成型，達(dá)到工藝需要求的形狀， 并放置進(jìn)并放置進(jìn)Tube或者或者Tray盤中；盤中；EOL Trim&Form（切筋成型）Cutting Tool&Forming PunchCutting DieStripper PadForming Die1234EOL Final Visual Inspection（第四道光檢）Final Visual Inspection-FVI在低倍放大鏡下，對(duì)產(chǎn)品外觀在低倍放大鏡下，對(duì)產(chǎn)品外觀進(jìn)行檢查。主要針對(duì)進(jìn)行檢查。主要針對(duì)EOL工藝工藝可能產(chǎn)生的廢品：例

8、如可能產(chǎn)生的廢品：例如Molding缺陷，電鍍?nèi)毕莺腿毕荩婂內(nèi)毕莺蚑rim/Form缺陷等；缺陷等；IC Process FlowCustomer客客 戶戶IC DesignIC設(shè)計(jì)設(shè)計(jì)Wafer Fab晶圓制造晶圓制造Wafer Probe晶圓測(cè)試晶圓測(cè)試Assembly& TestIC 封裝測(cè)試封裝測(cè)試SMTIC組裝組裝IC Package （IC的封裝形式）Package-封裝體：封裝體：指芯片（指芯片（Die）和不同類型的框架（）和不同類型的框架（L/F）和塑封料（）和塑封料（EMC）形成的不同外形的封裝體。形成的不同外形的封裝體。IC Package種類很多，可以按以下標(biāo)準(zhǔn)

9、分類：種類很多，可以按以下標(biāo)準(zhǔn)分類： 按封裝材料劃分為：按封裝材料劃分為： 金屬封裝、陶瓷封裝、塑料封裝金屬封裝、陶瓷封裝、塑料封裝 按照和按照和PCB板連接方式分為：板連接方式分為： PTH封裝和封裝和SMT封裝封裝 按照封裝外型可分為：按照封裝外型可分為： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；等；IC Package （IC的封裝形式） 按封裝材料劃分為：按封裝材料劃分為： 金屬封裝陶瓷封裝 塑料封裝金屬封裝主要用于軍工或航天技術(shù)，無金屬封裝主要用于軍工或航天技術(shù)，無商業(yè)化產(chǎn)品；商業(yè)化產(chǎn)品；陶瓷封裝優(yōu)于金屬封裝，也用于軍事產(chǎn)陶瓷封裝優(yōu)于金屬封裝，也用于軍事產(chǎn)品，

10、占少量商業(yè)化市場(chǎng)；品，占少量商業(yè)化市場(chǎng)；塑料封裝用于消費(fèi)電子，因?yàn)槠涑杀镜退芰戏庋b用于消費(fèi)電子，因?yàn)槠涑杀镜?，工藝?jiǎn)單，可靠性高而占有絕大部分，工藝簡(jiǎn)單，可靠性高而占有絕大部分的市場(chǎng)份額；的市場(chǎng)份額；IC Package （IC的封裝形式） 按與按與PCB板的連接方式劃分為：板的連接方式劃分為： PTHSMTPTH-Pin Through Hole, 通孔式；通孔式；SMT-Surface Mount Technology，表面貼裝式。，表面貼裝式。目前市面上大部分目前市面上大部分IC均采為均采為SMT式式的的SMTIC Package （IC的封裝形式） 按封裝外型可分為：按封裝外型可分為：

11、 SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；等； 決定封裝形式的兩個(gè)關(guān)鍵因素決定封裝形式的兩個(gè)關(guān)鍵因素: 封裝效率。芯片面積封裝效率。芯片面積/封裝面積，盡量接近封裝面積，盡量接近1:1； 引腳數(shù)。引腳數(shù)越多，越高級(jí)，但是工藝難度也相應(yīng)增加；引腳數(shù)。引腳數(shù)越多，越高級(jí)，但是工藝難度也相應(yīng)增加； 其中，其中，CSP由于采用了由于采用了Flip Chip技術(shù)和裸片封裝，達(dá)到了技術(shù)和裸片封裝，達(dá)到了 芯片面積芯片面積/封裝面積封裝面積=1:1，為目前最高級(jí)的技術(shù)；，為目前最高級(jí)的技術(shù)；封裝形式和工藝逐步高級(jí)和復(fù)雜封裝形式和工藝逐步高級(jí)和復(fù)雜IC Package （IC的封裝

12、形式） QFNQuad Flat No-lead Package 四方無引腳扁平封裝四方無引腳扁平封裝 SOICSmall Outline IC 小外形小外形IC封裝封裝 TSSOPThin Small Shrink Outline Package 薄小外形封裝薄小外形封裝 QFPQuad Flat Package 四方引腳扁平式封裝四方引腳扁平式封裝 BGABall Grid Array Package 球柵陣列式封裝球柵陣列式封裝 CSPChip Scale Package 芯片尺寸級(jí)封裝芯片尺寸級(jí)封裝 IC Package Structure（IC結(jié)構(gòu)圖）TOP VIEWSIDE VIE

13、WLead Frame 引線框架引線框架Gold Wire 金金 線線Die Pad 芯片焊盤芯片焊盤Epoxy 銀漿銀漿Mold Compound 環(huán)氧樹脂環(huán)氧樹脂Raw Material in Assembly(封裝原材料)【W(wǎng)afer】晶圓晶圓Raw Material in Assembly(封裝原材料)【Lead Frame】引線框架引線框架提供電路連接和提供電路連接和Die的固定作用；的固定作用；主要材料為銅，會(huì)在上面進(jìn)行鍍銀、主要材料為銅，會(huì)在上面進(jìn)行鍍銀、 NiPdAu等材料；等材料；L/F的制程有的制程有Etch和和Stamp兩種；兩種；易氧化，存放于氮?dú)夤裰?，濕度小易氧化，?/p>

14、放于氮?dú)夤裰?，濕度?于于40%RH;除了除了BGA和和CSP外，其他外，其他Package都會(huì)采用都會(huì)采用Lead Frame， BGA采用的是采用的是Substrate；Raw Material in Assembly(封裝原材料)【Gold Wire】焊接金線焊接金線實(shí)現(xiàn)芯片和外部引線框架的電性和物實(shí)現(xiàn)芯片和外部引線框架的電性和物 理連接；理連接；金線采用的是金線采用的是99.99%的高純度金；的高純度金；同時(shí)，出于成本考慮，目前有采用銅同時(shí)，出于成本考慮，目前有采用銅 線和鋁線工藝的。優(yōu)點(diǎn)是成本降低，線和鋁線工藝的。優(yōu)點(diǎn)是成本降低， 同時(shí)工藝難度加大，良率降低；同時(shí)工藝難度加大，良率降

15、低；線徑?jīng)Q定可傳導(dǎo)的電流；線徑?jīng)Q定可傳導(dǎo)的電流；0.8mil， 1.0mil，1.3mils，1.5mils和和2.0mils；Raw Material in Assembly(封裝原材料)【Mold Compound】塑封料塑封料/環(huán)氧樹脂環(huán)氧樹脂主要成分為：環(huán)氧樹脂及各種添加劑（固化劑，改性劑，脫主要成分為：環(huán)氧樹脂及各種添加劑（固化劑，改性劑，脫 模劑，染色劑，阻燃劑等）；模劑，染色劑，阻燃劑等）；主要功能為：在熔融狀態(tài)下將主要功能為：在熔融狀態(tài)下將Die和和Lead Frame包裹起來，包裹起來， 提供物理和電氣保護(hù)，防止外界干擾；提供物理和電氣保護(hù)，防止外界干擾；存放條件：零下存放條件：零下5保存，常溫下需回溫保存，常溫下需回溫24小時(shí)；小時(shí)；Raw Material in Assembly(封裝原材料)成分為環(huán)氧樹脂填充金屬粉末（成分為環(huán)氧樹脂填充金屬粉末（Ag）；）；有三個(gè)作用：將有三個(gè)作用：將Die固定在固定在Die Pad上；上； 散熱作用，導(dǎo)電作用；散熱作用，導(dǎo)電作用；-50以下存放，使用之前回溫以下存放，使用之前回溫24小時(shí)小時(shí)；【Epoxy】銀漿銀漿Typical Assembly Process FlowFOL/前段前段EOL/中段