13教案6觸發(fā)器與時(shí)序邏輯電路

1、數(shù)字電路與系統(tǒng)設(shè)計(jì)基礎(chǔ)數(shù)字電路與系統(tǒng)設(shè)計(jì)基礎(chǔ)吳健雄學(xué)院吳健雄學(xué)院13級級（第六次課）2014.10l設(shè)計(jì)一個(gè)碼制變換電路，將余設(shè)計(jì)一個(gè)碼制變換電路，將余3 3碼轉(zhuǎn)換碼轉(zhuǎn)換為為8421BCD8421BCD碼。碼。l要求按組合電路設(shè)計(jì)步驟進(jìn)行：要求按組合電路設(shè)計(jì)步驟進(jìn)行：l列出真值表，簡化后用列出真值表，簡化后用2 2級與非門實(shí)現(xiàn)級與非門實(shí)現(xiàn)或用或用MSI集成電路實(shí)現(xiàn)集成電路實(shí)現(xiàn)l鼓勵(lì)用其他方法實(shí)現(xiàn)鼓勵(lì)用其他方法實(shí)現(xiàn)E3 E2 E1 E0 N B3 B2 B1 B0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0

2、1 2 0 0 1 0 0 1 1 0 3 0 0 1 1 0 1 1 1 4 0 1 0 0 1 0 0 0 5 0 1 0 1 1 0 0 1 6 0 1 1 0 1 0 1 0 7 0 1 1 1 1 0 1 1 8 1 0 0 0 1 1 0 0 9 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 以數(shù)字以數(shù)字N為媒介，輸為媒介，輸出只有出只有0 9十個(gè)數(shù)，十個(gè)數(shù)，但是輸入信號有但是輸入信號有4個(gè)，個(gè)，因而有因而有16種組合。種組合。信號的命名是有一定信號的命名是有一定道理的，例如余道理的，例如余3碼用碼用E是因?yàn)槭且驗(yàn)閑xcess-3，NBCD碼用碼用B因?yàn)樗c因?yàn)樗?/p>

3、與二進(jìn)制碼（二進(jìn)制碼（Binary）相同，而下標(biāo)則或依相同，而下標(biāo)則或依二進(jìn)制的權(quán)（如二進(jìn)制的權(quán)（如8、4、2、1）或依）或依2的冪（如的冪（如3、2、1、0）。）。養(yǎng)養(yǎng)成成按按二二進(jìn)進(jìn)制制順順序序排排真真值值表表的的習(xí)習(xí)慣慣 E1E0E3E2 00 01 11 10 00 0 0 0 0 01 0 0 0 1 0 0 1 0 0 1 0 0 0 0 1 1 1 1 1 0 0 1 1 0 0 1 0 1 0 1 1 0 1 0 0 0 0 1 1 1 B3 B2 B1 B0此圖可不畫此圖可不畫l先請湯海波同學(xué)對組合邏輯電路設(shè)計(jì)作一總結(jié)多種實(shí)現(xiàn)方法多種實(shí)現(xiàn)方法l一、最小化方法一、最小化方法 用

4、最少的最小的門（與非門）實(shí)現(xiàn)用最少的最小的門（與非門）實(shí)現(xiàn) E1E0E3E2 00 01 11 10 00 01 11 1 10 1 E1E0E3E2 00 01 11 10 00 01 1 11 10 1 1 1 E1E0 E3E2 00 01 11 10 00 01 1 1 11 10 1 1 E1E0 E3E2 00 01 11 10 00 01 1 1 11 1 10 1 1B3B2 B1B0E1E0輸輸出出要要標(biāo)標(biāo)lB3 = E3 E2 + E3 E1 E0lB2 = E2 E1 + E2 E1 E0 + E2 E0lB1 = E1 E0 + E1 E0lB0 = E0&E3

5、E2E3E1E0B3&E1E0E1E0B1E0B0&E3E1E2E1E0E2E0B2存在問題l一、卡諾圖簡化不熟練，找不到最簡卡諾圈一、卡諾圖簡化不熟練，找不到最簡卡諾圈 E1E0E3E2 00 01 11 10 00 01 1 11 10 1 1 1B2 E1E0 E3E2 00 01 11 10 00 01 1 1 11 1 10 1 1B0存在問題存在問題l二、未利用任意項(xiàng)二、未利用任意項(xiàng)l三、輸入、輸出顛倒三、輸入、輸出顛倒 B1B0 B3B2 00 01 11 10 00 01 1 1 1 11 10 1 1 E3存在問題存在問題l四、門的畫法四、門的畫法兩級門兩級門

6、 可用與門可用與門-或門或門 與非與非-與非與非 二者等效二者等效 輸入可以是原變量，也可以是反變量輸入可以是原變量，也可以是反變量 如實(shí)驗(yàn)中的開關(guān)輸入有兩個(gè)端如實(shí)驗(yàn)中的開關(guān)輸入有兩個(gè)端 再如可編程器件輸入有緩沖電路再如可編程器件輸入有緩沖電路 AA A有人用多級門有人用多級門通常是浪費(fèi)且延時(shí)增大通常是浪費(fèi)且延時(shí)增大&ABCABD&AB&CD存在問題存在問題l市售市售SSISSI不存在這樣的門不存在這樣的門, ,因而不能使用因而不能使用( (集成集成電路內(nèi)部可以使用電路內(nèi)部可以使用)&加非門或加非門或用反變量輸入用反變量輸入&=&1工程工程符號代

7、表實(shí)體符號代表實(shí)體&=&ABAB輸入端輸入端不按標(biāo)準(zhǔn)不按標(biāo)準(zhǔn)畫算錯(cuò)！畫算錯(cuò)！本屆出現(xiàn)的特殊錯(cuò)誤本屆出現(xiàn)的特殊錯(cuò)誤&A是邏輯符號框輸入端或輸出端用來表示信是邏輯符號框輸入端或輸出端用來表示信號進(jìn)入方框或離開方框時(shí)是否反相的標(biāo)志，號進(jìn)入方框或離開方框時(shí)是否反相的標(biāo)志，或者說是否低電平有效的標(biāo)志，它必須依或者說是否低電平有效的標(biāo)志，它必須依附與邏輯符號框存在。附與邏輯符號框存在。 它不是實(shí)體，不能它不是實(shí)體，不能代表非門，不能畫在任何地方。代表非門，不能畫在任何地方。原則性錯(cuò)誤原則性錯(cuò)誤從重扣分從重扣分！&1. 任意兩個(gè)輸入不能直接相連任意兩個(gè)輸入不能直接相連邏輯錯(cuò)邏

8、輯錯(cuò)誤！誤！2. 這些輸入通常是其他門電路的輸出，除這些輸入通常是其他門電路的輸出，除開路門或三態(tài)門（符合一定條件）外，開路門或三態(tài)門（符合一定條件）外，任意兩個(gè)門電路輸出端相連，將導(dǎo)致芯任意兩個(gè)門電路輸出端相連，將導(dǎo)致芯片損壞！片損壞！原則性錯(cuò)原則性錯(cuò)誤誤從從重扣分重扣分！l可以利用下述等效關(guān)系將電路的器件改畫，從而讓電路功能更明確1&等效等效正與正與 = = 負(fù)或負(fù)或 正或正或 = = 負(fù)與負(fù)與正與非正與非 = = 負(fù)或負(fù)或 正或非正或非 = = 負(fù)與非負(fù)與非正同或正同或 = = 負(fù)異或負(fù)異或 正異或正異或 = = 負(fù)同或負(fù)同或 混合邏輯混合邏輯一種功能更加清楚的抽象畫法一種功能更

9、加清楚的抽象畫法&AB&FCD&AB&1 1FCD符號畫法符號畫法0 限定符1 EN邏輯名邏輯名規(guī)定規(guī)定ENBA信信號號名名信信號號名名 BA PQCI CO A BCI SCO框內(nèi)框內(nèi)器件內(nèi)邏輯器件內(nèi)邏輯框外框外信號邏輯信號邏輯E3 E2 E1 E0 N B3 B2 B1 B0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 2 0 0 1 0 0 1 1 0 3 0 0 1 1 0 1 1 1 4 0 1 0 0 1 0 0 0 5 0 1 0 1 1 0 0 1 6 0

10、 1 1 0 1 0 1 0 7 0 1 1 1 1 0 1 1 8 1 0 0 0 1 1 0 0 9 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 0 01 1 0 1 1 1 1 0 1 1 1 1使用任意項(xiàng)的使用任意項(xiàng)的目的只有一個(gè)目的只有一個(gè)簡化電路簡化電路 E1E0E3E2 00 01 11 10 00 1 1 1 11 1 01 11 1 1 1 1 11 1 10 1 E1E0E3E2 00 01 11 10 00 1 1 1 11 1 01 1 11 0 0 1 01 0 10 1 1 1 E1E0 E3E2 00 0

11、1 11 10 00 0 0 1 11 1 01 1 1 11 1 1 0 10 1 10 1 1 E1E0 E3E2 00 01 11 10 00 1 1 0 10 1 01 1 1 11 1 0 0 0 10 1 10 1 1B3B2 B1B0E1E0全作加3處理將這6行全作0處理 E1E0E3E2 00 01 11 10 00 01 11 1 10 1 E1E0E3E2 00 01 11 10 00 01 1 11 10 1 1 1 E1E0 E3E2 00 01 11 10 00 01 1 1 11 10 1 1 E1E0 E3E2 00 01 11 10 00 01 1 1 11 1

12、 10 1 1B3B2 B1B0E1E0E3 E2 E1 E0 N B3 B2 B1 B0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 2 0 0 1 0 0 1 1 0 3 0 0 1 1 0 1 1 1 4 0 1 0 0 1 0 0 0 5 0 1 0 1 1 0 0 1 6 0 1 1 0 1 0 1 0 7 0 1 1 1 1 0 1 1 8 1 0 0 0 1 1 0 0 9 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 B3 = m(11,12)m(11,12)B2 =

13、m(7,8,9,10)B2 = m(7,8,9,10)B1 = m(5,6,9,10)B1 = m(5,6,9,10)B0 = m(4,6,8,10,12)B0 = m(4,6,8,10,12)B3 = m(8,9)m(8,9)B2 = m(4,5,6,7)B2 = m(4,5,6,7)B1 = m(2,3,6,7)B1 = m(2,3,6,7)B0 = m(1,3,5,7,9)B0 = m(1,3,5,7,9)標(biāo)準(zhǔn)表達(dá)式中是標(biāo)準(zhǔn)表達(dá)式中是各最小項(xiàng)的編號，各最小項(xiàng)的編號，不是該項(xiàng)所代表不是該項(xiàng)所代表的數(shù)字的數(shù)值的數(shù)字的數(shù)值& BIN/HEX0 01 12 2 3 3 4 5 6 7 8

14、 9 10 11 12 13 EN 14 15E0E1E2E3“0”&B0B1B2B3&“0”&B3 BIN/HEX0 01 12 2 3 3 4 5 6 7 8 9 10 11 12 13 EN 14 15E0E1E2E3“0”&“0”B3 = m(11,12)B3 = m(0,1,2,11,12,13,14,15)&B3浪費(fèi)線，與非門變大浪費(fèi)線，與非門變大任意項(xiàng)作任意項(xiàng)作0 0處理處理存在問題存在問題l限定符的含義限定符的含義l BIN / OCT二進(jìn)制二進(jìn)制 / 八進(jìn)制八進(jìn)制l BIN / HEX l使能端不能自己隨便定義（杜撰）使能端不能自己隨便

15、定義（杜撰）l與非門畫成負(fù)或非門要了解其含義與非門畫成負(fù)或非門要了解其含義 BIN/OCT1 02 14 2 3 & 4 5 EN 6 7 BIN/OCT1 02 14 2 3 & 4 5 EN 6 7Vcc E0E1E2E30123456789101112131415&B0B1B2B3推論推論l此法的推廣與聯(lián)想此法的推廣與聯(lián)想l將將 4 變量譯碼器與變量譯碼器與 4 個(gè)或門集成在一塊芯個(gè)或門集成在一塊芯片上，由用戶來連接片上，由用戶來連接可編程邏輯器件可編程邏輯器件（PROM) 0 E3 E2E E1 E00 00 00 00 00 00 00 00 01 11 1

16、設(shè)計(jì)時(shí)為設(shè)計(jì)時(shí)為，即可以任意處即可以任意處理，實(shí)現(xiàn)時(shí)應(yīng)理，實(shí)現(xiàn)時(shí)應(yīng)于確定，符合于確定，符合工程的要求，工程的要求，所以應(yīng)加所以應(yīng)加 0 0或或1 1 。000000EN MUX32100123456789101112131415 0G - 15B3Vcc共要共要4 4個(gè)個(gè)1616選選1 1 MUXMUX有人用有人用8 8 選選1 MUX 1 MUX 組成一組成一個(gè)個(gè)16 16 選選1 MUX1 MUX，則用，則用8 8個(gè)個(gè)8 8 選選1 1還加還加4 4 個(gè)或門個(gè)或門 。 E1E0E3E2 00 01 11 10 00 01 11 1 10 1B3EN MUX21001234567 0 A2A

17、 A1 A0 0G 7 E3 E2 E1 E1E3E2 0 1 00 01 0 0 11 1 10 0 E0B3應(yīng)當(dāng)給任意項(xiàng)指定一個(gè)值應(yīng)當(dāng)給任意項(xiàng)指定一個(gè)值 0 0 1 000000E010需要需要4 4個(gè)個(gè)8 8選選1 MUX1 MUX E1 E3E2B3 0 E3 E2EN MUX100123 0G 3 E1E0E3E2 00 01 11 10 00 01 11 1 10 1 E1E0E3E2 00 01 11 10 00 . 0 0 01 0 11 1 10 E1E0001&E1E0用用2 2片雙片雙4 4選選1 MUX1 MUX加上加上一些門電路實(shí)現(xiàn)一些門電路實(shí)現(xiàn)選什么變量作選

18、什么變量作MUXMUX的地址的地址有講究有講究 E1E0E3E2 00 01 11 10 00 01 11 1 10 1 E1E0E3EA2 00 01 11 10 00 01 1 11 10 1 1 1 E1E0 E3E2 00 01 11 10 00 01 1 1 11 10 1 1 E1E0 E3E2 00 01 11 10 00 01 1 1 11 1 10 1 1B3B2 B1B0E1E0E1E0E1+E0E0E1E0 E1E0E3E2 00 01 11 10 00 01 1 11 10 1 1 1 E1E0 E3E2 00 01 11 10 00 01 1 1 11 10 1 1

19、E1E0 E3E2 00 01 11 10 00 01 1 1 11 1 10 1 1 E1E0E3E2 00 01 11 10 00 01 11 1 10 1B3B2 B1B0E3E2E3E2E21 現(xiàn)場補(bǔ)課：現(xiàn)場補(bǔ)課：設(shè)計(jì)余設(shè)計(jì)余3碼碼-循環(huán)碼變換電路循環(huán)碼變換電路E3 E2 E1 E0 N G3 G2 G1 G0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 2 0 0 1 1 0 1 1 0 3 0 0 1 0 0 1 1 1 4 0 1 1 0 1 0 0 0 5 1 1 1 0 1 0 0 1

20、 6 1 0 1 0 1 0 1 0 7 1 0 1 1 1 0 1 1 8 1 0 0 1 1 1 0 0 9 1 0 0 0 1 1 0 1 1 1 1 0 1 1 1 1 G3 =m(8,9,10,11,12)m(8,9,10,11,12)G2 =m(7,8)G2 =m(7,8)G1 =m(5,6,7,8G1 =m(5,6,7,8，9,10)9,10)G0 =m(4,5, 10G0 =m(4,5, 10，11)11)0123456789101112131415 BIN/OCT1 02 14 2 3 & 4 5 EN 6 7 BIN/OCT1 02 14 2 3 & 4 5

21、 EN 6 7Vcc E0E1E2E3&G0G1G2G3 E1E0E3E2 00 01 11 10 00 01 1 11 10 1 E1E0 E3E2 00 01 11 10 00 01 1 1 1 11 10 1 1 1 E1E0 E3E2 00 01 11 10 00 01 1 1 11 10 1 1 E1E0E3E2 00 01 11 10 00 01 11 1 10 1 1 1 1G3G1E3G2 E2E2G0E3E3E2E2E3+E21三、譯碼器三、譯碼器+ +編碼器編碼器l以十進(jìn)制數(shù)做媒介以十進(jìn)制數(shù)做媒介l此法可以作為一個(gè)思想方法（算法）用于其他此法可以作為一個(gè)思想方法（算

22、法）用于其他場合場合l譯碼器譯碼器 + + 編碼器編碼器 碼制變換碼制變換 與門與門 + + 或門或門 邏輯函數(shù)邏輯函數(shù)E0E1E2E3B1B2B4B8 HPRI / DEC01 023 145 267 389EN“0” BIN/HEX0 01 12 2 3 3 4 5 6 7 8 9 10 11 12 13 EN 14 15&用用2塊塊8線線-3線編碼器組合為線編碼器組合為1塊塊16線線-4線編碼線編碼器（器（P74圖圖2.56）擴(kuò)展要領(lǐng)：擴(kuò)展要領(lǐng)：1.擴(kuò)展后有擴(kuò)展后有015輸入端，上一片輸入端，上一片07，下一，下一片片815。有。有4個(gè)輸出端輸出個(gè)輸出端輸出4位碼，低位碼，低3位

23、為位為2片輸出的并聯(lián)，高片輸出的并聯(lián)，高1位是下一片的位是下一片的YEX輸出，輸出，當(dāng)下一片有輸入信號時(shí)輸出當(dāng)下一片有輸入信號時(shí)輸出0，否則輸出，否則輸出1（輸出低電平有效），所以這就是輸出的高（輸出低電平有效），所以這就是輸出的高位碼。位碼。2.下一片有輸入信號時(shí)輸出下一片有輸入信號時(shí)輸出YS=1，它是上一，它是上一片的使能輸入端相連，使上一片不能工作，片的使能輸入端相連，使上一片不能工作，體現(xiàn)了體現(xiàn)了2片之間的優(yōu)先關(guān)系。片之間的優(yōu)先關(guān)系。兩個(gè)問題：兩個(gè)問題：1. 集成編碼器輸入為低電平有效，正集成編碼器輸入為低電平有效，正好與集成譯碼器匹配，但輸出也是低好與集成譯碼器匹配，但輸出也是低電平

24、有效，直接輸出不符合題意，需電平有效，直接輸出不符合題意，需要處理。要處理。 處理方法：加非門處理方法：加非門2. 6個(gè)未使用的輸入端不應(yīng)懸置，應(yīng)個(gè)未使用的輸入端不應(yīng)懸置，應(yīng)如何處理？如何處理？注意集成電路的限定符號注意集成電路的限定符號lBIN / HEX lHPRI / DEC討論l如何將如何將24212421碼轉(zhuǎn)換為碼轉(zhuǎn)換為84218421碼？碼？T0T1T2T3B1B2B4B8 HPRI / DEC01 023 145 267 389EN“0” BIN/HEX0 01 12 2 3 3 4 5 6 7 8 9 10 11 12 13 EN 14 15&可否用此法將可否用此法將8

25、4218421碼轉(zhuǎn)碼轉(zhuǎn)換成余換成余3 3碼？碼？B0B1B2B3“0” BIN/HEX0 01 12 2 3 3 4 5 6 7 8 9 10 11 12EN 13 14 15E1E2E4E8 HPRI / DEC01 023 145 267 389EN“0” HPRI / HEX01234 056 178 2910 31112131415EN“0”四、根據(jù)算法用模塊實(shí)現(xiàn)四、根據(jù)算法用模塊實(shí)現(xiàn)從馀3碼的定義出發(fā)E E 與與 B B 之間的關(guān)系是什么？之間的關(guān)系是什么？ E = B + 0011因此因此 B = E 0011 E0E1E2E30 0 01 12 0 2 0 3 1 3 1 0 2

26、 0 2 1 31 32 23 3CI COCI COPQB0B1B2B3B = E 0011 = E + 11011011竟然沒有一個(gè)人想到l用一位全加器怎樣實(shí)現(xiàn)？用一位全加器怎樣實(shí)現(xiàn)？ PQCI CO A B CI SCO PQCI CO A BCI SCO PQCI CO A BCI SCO PQCI CO A BCI SCOE0 1 0B0CO0E10B1CO1E2 1B2CO2E3 1B3CO3 PQCI CO A BCI SCO PQCI CO A BCI SCOE0 1 B0E10B1E2 1B2CO2E3 1 PQ CO S PQ CI CO S PQCI CO A BCI S

27、CO PQCI CO A BCI B3COE0 1B0CO0E1 0B1CO1E2 1B2CO2E3 1設(shè)計(jì)一個(gè)五人表決器設(shè)計(jì)一個(gè)五人表決器l可能的方法：可能的方法：l真值表真值表-卡諾圖卡諾圖-表達(dá)式表達(dá)式-電路（電路（5變量卡諾圖）變量卡諾圖）l 邏輯推理：邏輯推理： 組合組合C55+C54+C53=16l真值表真值表-標(biāo)準(zhǔn)表達(dá)式標(biāo)準(zhǔn)表達(dá)式-MSI（32最小項(xiàng)）最小項(xiàng)）l真值表真值表-存儲器存儲器l模塊模塊+算法算法l 全加器全加器數(shù)字?jǐn)?shù)字3輸出輸出15人表決器人表決器l方法方法3：從數(shù)的角度：從數(shù)的角度全加器全加器l 本身就是一個(gè)本身就是一個(gè)3人表決器人表決器 PQCI CO（1） （1

28、） （1）（1） （2）l 5個(gè)個(gè)1相加相加結(jié)果結(jié)果3位數(shù)的位數(shù)的B2為為1或或B1B0為為1. PQ CI COABC PQ CI COD E0 PQ CI CO PQ CI CO12121224B0B1B21&算法思路算法思路每個(gè)輸入代表每個(gè)輸入代表1票票 各輸入之和大于或等于各輸入之和大于或等于3l注意注意 1.全加器輸出全加器輸出代表代表1，CO代表代表2l 2.每個(gè)變量與中間變量只能參加每個(gè)變量與中間變量只能參加1次運(yùn)次運(yùn)算（或輸出）。算（或輸出）。l 3.不同權(quán)重的變量不能相加。不同權(quán)重的變量不能相加。l 4.最后得到最后得到1組組3位二進(jìn)制碼位二進(jìn)制碼算法總結(jié)算法總結(jié)l1

29、.碼制變換以十進(jìn)制數(shù)為媒介l2.與數(shù)字有關(guān)的命題l 比較大小，比較相同l 四則運(yùn)算l 統(tǒng)計(jì)處理l 判奇判偶 3.1基本存儲單元的特點(diǎn)是什么？為什么？基本存儲單元的特點(diǎn)是什么？為什么？ 電路特征：電路特征： 同相放大器同相放大器+ +反饋（正）反饋（正） 反饋信號可以維持、鞏固、代替輸入信號，從而保證原輸入所建立的狀態(tài)不變。 網(wǎng)絡(luò)網(wǎng)絡(luò)ViVo沒有記憶功能沒有記憶功能（忽略延遲）（忽略延遲）反饋后反饋后Vi = VoVi = Vo，要保證要保證VoVo不變，不變，必須有必須有Vo(Vo()=f(Vi)=Vi)=f(Vi)=Vi網(wǎng)絡(luò)必須是恒等器網(wǎng)絡(luò)必須是恒等器條件：條件：ViVi必須維持必須維持行為

30、特征：行為特征： 具有記憶能力具有記憶能力 缺點(diǎn)：缺點(diǎn)： 觸發(fā)不方便觸發(fā)不方便如何使基本存儲單元具有觸發(fā)功能如何使基本存儲單元具有觸發(fā)功能l用或非門或與非門代替非門，使觸發(fā)輸入與正反饋環(huán)路分離 1a 1b11 a11 bSRQQ基本存儲單元基本存儲單元 1 1a 1b觸發(fā)不方便觸發(fā)不方便拓展思維拓展思維有沒有存儲功能？有沒有存儲功能？ 1Vi VoViVo 在在時(shí)間內(nèi)有記憶（存儲時(shí)間內(nèi)有記憶（存儲) )功能功能在超高速電路中可以使用在超高速電路中可以使用一，復(fù)習(xí)題一，復(fù)習(xí)題l基本觸發(fā)器的基本特性是什么？基本觸發(fā)器的基本特性是什么？記憶記憶 與與 觸發(fā)觸發(fā)011 11 SRQQ000101在不加

31、觸發(fā)信號時(shí)，在不加觸發(fā)信號時(shí)，Q Q 與與 Q Q一定相反，因?yàn)樗欢ㄏ喾矗驗(yàn)樗鼈兪腔ハ嘀С直ＷC的。們是互相支持保證的。而其狀態(tài)是在此以前觸而其狀態(tài)是在此以前觸發(fā)信號觸發(fā)的結(jié)果。發(fā)信號觸發(fā)的結(jié)果。110l觸發(fā)信號觸發(fā)信號 在在S S端或端或R R端加觸發(fā)電平端加觸發(fā)電平l S S端加觸發(fā)信號，端加觸發(fā)信號，R R端不加端不加置置1 1（Q Q置置0 0）l R R端加觸發(fā)信號，端加觸發(fā)信號，S S端不加端不加置置0 0（Q Q置置1 1）l S S端、端、 R R端皆不加觸發(fā)信號端皆不加觸發(fā)信號保持保持l S S端、端、 R R端皆加觸發(fā)信號端皆加觸發(fā)信號同態(tài)（全置同態(tài)（全置0 0）不觸不變

32、，一觸就變，不觸不變，一觸就變， 變成什么，看觸發(fā)信號加于何處。變成什么，看觸發(fā)信號加于何處。兩邊都觸，兩邊都變。兩邊都觸，兩邊都變。 l用與非門構(gòu)成的觸發(fā)器與用或非門構(gòu)成的用與非門構(gòu)成的觸發(fā)器與用或非門構(gòu)成的觸發(fā)器有什么不同觸發(fā)器有什么不同? ?為什么為什么? ? & & & & SRQQS S端加觸發(fā)信號端加觸發(fā)信號(0)(0)，R R端不加端不加 置置1 1（Q Q置置0 0）R R端加觸發(fā)信號端加觸發(fā)信號(0)(0)，S S端不加端不加 置置0 0（Q Q置置1 1）S S、R R端皆不加觸發(fā)信號端皆不加觸發(fā)信號(0)(0) 保持（以前觸發(fā)的結(jié)果）保持（

33、以前觸發(fā)的結(jié)果）S S、R R端皆加觸發(fā)信號端皆加觸發(fā)信號(0)(0) 同態(tài)（全置同態(tài)（全置1 1）l基本觸發(fā)器的分析方法基本觸發(fā)器的分析方法下一事件方式下一事件方式l事件是什么？在基本觸發(fā)器中如何體現(xiàn)？事件是什么？在基本觸發(fā)器中如何體現(xiàn)？l何謂敏感信號？與非門、與門的敏感信號何謂敏感信號？與非門、與門的敏感信號是什么？是什么？l何謂控制門通、斷的控制信號？與非門、何謂控制門通、斷的控制信號？與非門、與門用什么電平控制？或非、或門用什么與門用什么電平控制？或非、或門用什么電平控制？電平控制？l何時(shí)出現(xiàn)輸出同態(tài)？同態(tài)能否穩(wěn)定存在？何時(shí)出現(xiàn)輸出同態(tài)？同態(tài)能否穩(wěn)定存在？l觸發(fā)器的狀態(tài)何時(shí)不定？狀態(tài)不

34、定的原因觸發(fā)器的狀態(tài)何時(shí)不定？狀態(tài)不定的原因是什么？是什么？11 11 SRQQ001111110000111100亞穩(wěn)態(tài)（亞穩(wěn)態(tài)（metastability)l在計(jì)算機(jī)或數(shù)字系統(tǒng)中實(shí)現(xiàn)數(shù)據(jù)傳送在計(jì)算機(jī)或數(shù)字系統(tǒng)中實(shí)現(xiàn)數(shù)據(jù)傳送的關(guān)鍵是什么？它與防止險(xiǎn)象有無聯(lián)的關(guān)鍵是什么？它與防止險(xiǎn)象有無聯(lián)系？系？l必須加傳送命令必須加傳送命令TR。l等信號穩(wěn)定后再發(fā)等信號穩(wěn)定后再發(fā)TR命令，即可消除命令，即可消除險(xiǎn)象。險(xiǎn)象。l簡述鎖存器的工作原理與用途。簡述鎖存器的工作原理與用途。l存儲器與寄存器的區(qū)別與應(yīng)用場合存儲器與寄存器的區(qū)別與應(yīng)用場合l何謂觸發(fā)器的競態(tài)現(xiàn)象？如何解決此問題？何謂觸發(fā)器的競態(tài)現(xiàn)象？如何解

35、決此問題？1 1。割斷輸入與輸出之間的直接聯(lián)系，使。割斷輸入與輸出之間的直接聯(lián)系，使主觸發(fā)器穩(wěn)定后再送從觸發(fā)器輸出主觸發(fā)器穩(wěn)定后再送從觸發(fā)器輸出2 2?？s短觸發(fā)器的開門時(shí)間，使之只能在?？s短觸發(fā)器的開門時(shí)間，使之只能在時(shí)鐘的某個(gè)邊沿接受信息，其他時(shí)間處于時(shí)鐘的某個(gè)邊沿接受信息，其他時(shí)間處于保持狀態(tài)。保持狀態(tài)。l 門電路l 基本存儲單元基本存儲單元l 基本觸發(fā)器基本觸發(fā)器l 1位鎖存器位鎖存器 無競態(tài)觸發(fā)器無競態(tài)觸發(fā)器l多位鎖存器多位鎖存器 寄存器寄存器l 帶異步控制端的觸發(fā)器正反饋加觸發(fā)輸入端加門控加防競態(tài)門控統(tǒng)一時(shí)鐘統(tǒng)一時(shí)鐘1100 1 1 0 0 0 0 0 0畫觸發(fā)器輸出波形的兩種方法畫

36、觸發(fā)器輸出波形的兩種方法l對基本觸發(fā)器對基本觸發(fā)器l 根據(jù)觸發(fā)信號的每一個(gè)變化，將時(shí)間軸劃根據(jù)觸發(fā)信號的每一個(gè)變化，將時(shí)間軸劃分成若干區(qū)間，每個(gè)區(qū)間按基本觸發(fā)器的分成若干區(qū)間，每個(gè)區(qū)間按基本觸發(fā)器的功能表求解。功能表求解。 0101000110100101SRQQl對無競態(tài)觸發(fā)器對無競態(tài)觸發(fā)器l根據(jù)時(shí)鐘信號的有效觸發(fā)邊沿，將時(shí)間軸根據(jù)時(shí)鐘信號的有效觸發(fā)邊沿，將時(shí)間軸劃分成若干周期，每個(gè)周期按觸發(fā)器的功劃分成若干周期，每個(gè)周期按觸發(fā)器的功能表求解。能表求解。CPDQ 二，思考題二，思考題l實(shí)驗(yàn)中發(fā)現(xiàn)一個(gè)基本觸發(fā)器當(dāng)其輸入的觸發(fā)實(shí)驗(yàn)中發(fā)現(xiàn)一個(gè)基本觸發(fā)器當(dāng)其輸入的觸發(fā)同時(shí)撤消后狀態(tài)是一定的，與上面結(jié)論是否同時(shí)撤消后狀態(tài)是一定的，與上面結(jié)論是否相悖相悖? ?為什么？為什么？SRQQ a b c d e?戰(zhàn)爭的最后勝利常常取決于指戰(zhàn)員的戰(zhàn)爭的最后勝利常常取決于指戰(zhàn)員的再堅(jiān)持一下的努力之中（毛澤東：再堅(jiān)持一下的努力之中（毛澤東：“論持久戰(zhàn)論持久戰(zhàn)”）l基本觸發(fā)器的不定狀態(tài)與競爭是什么關(guān)系？基本觸發(fā)器的不定狀態(tài)與競爭是什么關(guān)系？l在在D D觸發(fā)器的觸發(fā)過程中如何體現(xiàn)競爭的影觸發(fā)器的觸發(fā)過程中如何體現(xiàn)競爭的影響？響？1D C1CPQCPQ D1001二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)