汽車電工電子課件第8章

1、汽車電工電子第第8章章 觸發(fā)器與時序邏輯電路觸發(fā)器與時序邏輯電路 集成雙穩(wěn)態(tài)觸發(fā)器的基本特征及常用觸發(fā)器 時序邏輯電路本章學習目標 1、了解雙穩(wěn)態(tài)觸發(fā)器的基本特點及種類 2、掌握常用觸發(fā)器的類型 3、了解時序邏輯電路的特征 4、了解寄存器和鎖存器 組合邏輯電路的輸出狀態(tài)只取決于當時的輸入狀態(tài)，而時序邏輯電路有兩個互補輸出端，其輸出狀態(tài)不僅取決于當時的輸入狀態(tài)，還與電路的原來狀態(tài)有關，這說明事序邏輯電路具有記憶功能。 在數(shù)字系統(tǒng)中，既有能夠進行邏輯運算和算術運算的組合邏輯電路，也需要具有記憶功能的時序邏輯電路。組合電路的基本單元是門電路，時序電路的基本單元是觸發(fā)器。811 集成雙穩(wěn)態(tài)觸發(fā)器集成雙

2、穩(wěn)態(tài)觸發(fā)器1雙穩(wěn)態(tài)觸發(fā)器的基本特點 如圖所示為由兩個與非門電路，加上交叉反饋線耦合而成的具有雙穩(wěn)態(tài)記憶的器件，它有兩個互補輸端Q和Q/ ，當Q=1， Q/=0，叫做1穩(wěn)態(tài)；當Q=0， Q/=1，叫做0穩(wěn)態(tài)。2觸發(fā)器的種類觸發(fā)器的種類觸發(fā)器按類型，可分為三大類： 根據(jù)有無時鐘脈沖觸發(fā)可分為兩類：基本無時鐘觸發(fā)器與時鐘控制觸發(fā)器。 （2）根據(jù)電路結構不同可分為四種：同步RS觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器和邊沿觸發(fā)器。 （3）根據(jù)邏輯功能不同可分為五種：RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、觸發(fā)器。 在分析觸發(fā)器的功能時，一般采用功能表、特性方程和狀態(tài)圖來描述其功能。研究觸發(fā)方式時，主要是

3、分析輸入信號的加入與觸發(fā)脈沖之間的時間關系。812 常用觸發(fā)器常用觸發(fā)器1基本RS觸發(fā)器（1）基本RS觸發(fā)器的結構與工作原理 基本RS觸發(fā)器又稱RS鎖存器，它是構成各種觸發(fā)器最簡單的基本單元。邏輯表達式為： 11SRQRSQnn 基本觸發(fā)器有兩個互補的輸出端Q與Q/,兩者的邏輯狀態(tài)在正常條件下保持反相。一般用Q端的狀態(tài)表示觸發(fā)器狀態(tài)。 RD/和SD/為觸發(fā)器的兩個輸入端，根據(jù)輸入信號狀態(tài)不同，輸入信號有4種不同的組合 同步RS觸發(fā)器的功能表狀態(tài)轉換圖基本RS觸發(fā)器有0、1兩個穩(wěn)定狀態(tài)，有兩個穩(wěn)定狀態(tài)的觸發(fā)器稱雙穩(wěn)態(tài)觸發(fā)器。2可控可控RS觸發(fā)器觸發(fā)器 可控觸發(fā)器又稱同步RS觸發(fā)器?；镜挠|發(fā)器屬

4、于異步或無時鐘觸發(fā)器，它的特點是：只要輸入信號發(fā)生變化，觸發(fā)器的狀態(tài)就會立即發(fā)生變化。在實際使用中，常常要求系統(tǒng)中的各觸發(fā)器按一定的時間節(jié)拍同觸發(fā)器翻轉，即受時鐘脈沖CP的控制。1.電路結構與工作原理狀態(tài)轉換圖和工作波形 在CP=1時的間隔內，觸發(fā)器的觸發(fā)翻轉只是被控制在一個時間間隔內，而不是控制在某一時刻進行的現(xiàn)象稱為空翻?？辗瓡斐晒?jié)拍的混亂和系統(tǒng)工作的不穩(wěn)定，這是同步觸發(fā)器的一個缺陷。這種工作方式的觸發(fā)器在應用中受到一定的限制。 3JK觸發(fā)器觸發(fā)器 由兩個可控RS觸發(fā)器改接組成，分別稱為主觸發(fā)器和從觸發(fā)器。根據(jù)RS觸發(fā)器的特性方程，可得主從JK觸發(fā)器的特性方程為： nnnQKQJQ1JK

5、觸發(fā)器電路圖和符號波形圖J KQn+10 0Qn0 101 011 1Qn/JK觸發(fā)器的工作分兩步完成：（1）當CP=1時，主觸發(fā)器接收輸入信號，J、K變化一次，從觸發(fā)器狀態(tài)不變。（2）當CP下跳時，將主觸發(fā)器的狀態(tài)送給從觸發(fā)器輸出。當J=1，K=1的情況，下每一脈沖時鐘到來時，觸發(fā)器的狀態(tài)發(fā)生翻轉，與原狀態(tài)相反，此時JK觸發(fā)器具有計數(shù)功能。813 觸發(fā)器應用舉例觸發(fā)器應用舉例1觸發(fā)器邏輯功能的轉換1）T 觸發(fā)器 如果將JK觸發(fā)器的J=K=T，則可得到T觸發(fā)器。如圖所示為其邏輯符、工作波形。由狀態(tài)表得T觸發(fā)器的特征方程： nnnQTQTQ1 T觸發(fā)器的功能是T=1時，為計數(shù)反轉狀態(tài)；T=0時，

6、為得數(shù)保持狀態(tài)。 T QnQn+10 000 111 011 102）D觸發(fā)器 D觸發(fā)器是通過在JK觸發(fā)器的輸入端增加一些門電路來實現(xiàn)將控制信號直接加到J端，并同時通過非門加到K端，時鐘脈沖CP經非門加到主從JK觸發(fā)器的CP端，就構成了由上升沿觸發(fā)的D觸發(fā)器。它是一種應用很廣的觸發(fā)器。D觸發(fā)器的邏輯功能是：（1）CP=0時，觸發(fā)器的狀態(tài)不變。（2）當CP由0變1時，觸發(fā)器翻轉。（3）觸發(fā)翻轉后，在CP=1時輸入信號被封鎖。 在時鐘脈沖到來之前即CP=0時，觸發(fā)器狀態(tài)維持不變；當時鐘脈沖到來后，即CP=1時，輸出等于時鐘脈沖到來之前的輸入信號。即Qn+1=D D觸發(fā)器又稱數(shù)據(jù)鎖存器。 D觸發(fā)器邏

7、輯符號及工作波形 a)邏輯圖 b)邏輯符號 c)波形圖 d)狀態(tài)轉換圖（3）T觸發(fā)器 當T觸發(fā)器的T=1時，每來一個CP脈沖，觸發(fā)器的狀態(tài)翻裝一次。實現(xiàn)計數(shù)功能，這就構成了T觸發(fā)器。又稱為翻轉觸發(fā)器。其特征方程為： 1nnQQT觸發(fā)器也可由D觸發(fā)器轉換得到。 RS觸發(fā)器 JK觸發(fā)器 D觸發(fā)器 T觸發(fā)器 T觸發(fā)器 綜上所述，觸發(fā)器類型是可以轉換的。如前面已經介紹過的轉換過程為： 82 時序邏輯電路時序邏輯電路 在數(shù)字系統(tǒng)中，邏輯電路可分為組合邏輯電路和時序邏輯電路兩大類。時序邏輯電路簡稱時序電路。時序電路的特點是：任意時刻的輸出不僅取決于當時的輸入信號，還取決于電路原來的狀態(tài)。 由于組成時序電路

8、的基本單元是觸發(fā)器，因此時序電路具有記憶功能。 時序電路中的主要邏輯部件：鎖存器、寄存器與移位寄存器、同步與異步計算器、順序脈沖發(fā)生器等。時序邏輯電路的框圖 激勵方程：表達了激勵信號與輸入信號、狀態(tài)變量的關系式 nnnt，YtXhtW狀態(tài)方程：表達存儲電路從現(xiàn)態(tài)到次態(tài)的轉換關系式 nnnt，YtWgtY1輸出方程：表達輸出信號與輸入信號、狀態(tài)變量的關系式 nnnt，YtXftZ821 時序邏輯電路的特征時序邏輯電路的特征1時序邏輯電路的結構與特點 由于時序邏輯電路的基本單元是觸發(fā)器。因此時序邏輯電路任一時刻的輸出狀態(tài)不僅與當前的輸入信號有關，還與電路原來的狀態(tài)有關。故其電路結構具有以下特點：

9、1）時序電路由組合邏輯電路和存儲電路組成。 2）存儲電路輸出的狀態(tài)必須反饋到輸入端，與輸入信號一起共同控制組合電路的輸出。2時序邏輯電路的分類時序邏輯電路的分類 根據(jù)電路中觸發(fā)器的狀態(tài)變化特點，時序邏輯電路可分為同步時序邏輯電路和異步時序電路兩大類。 1）同步時序電路：存儲電路里所有觸發(fā)器有一個統(tǒng)一的時鐘源，它們的狀態(tài)在同一時刻更新。 2）異步時序電路：沒有統(tǒng)一的時鐘脈沖或沒有時鐘脈沖，電路的狀態(tài)更新不是同時發(fā)生的。 3時序電路功能的描述方法時序電路功能的描述方法 1）邏輯方程式 邏輯方程式是根據(jù)時序電路的結構圖，寫出了輸出方程、驅動方程和狀態(tài)方程。 2）狀態(tài)表 狀態(tài)表是反映時序電路的輸出次態(tài)

10、Qn+1與輸入、現(xiàn)態(tài)Qn間對應取值關系的表格。 3）時序圖 時序表就是時序電路的工作波形。 4）狀態(tài)圖 能反映時序電路狀態(tài)持續(xù)規(guī)律及相應輸入、輸出取值關系的圖形稱為狀態(tài)圖。 4時序邏輯電路的分析方法時序邏輯電路的分析方法 分析的一般步驟： 1）根據(jù)給定的時序電路圖寫出下列各邏輯方程； 各觸發(fā)器的時鐘信號CP的邏輯方程； 時序電路的輸出方程； 各觸發(fā)器的驅動方程。 2）將驅動方程代入相應的觸發(fā)器的特征方程，求得各觸發(fā)器的次態(tài)方程，即邏輯電路的狀態(tài)方程。 3）根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖。 4）用文字描述給定時序邏輯電路的邏輯功能。 以上步驟在實際應用中，可根

11、據(jù)具體情況加以取舍。822 寄存器與鎖存器寄存器與鎖存器 在數(shù)字系統(tǒng)中，經常要求一次傳送或儲存多位二進制代碼信息。為實現(xiàn)這一目的，可將幾個觸發(fā)器并行使用，組成“寄存器”或“鎖存器”的邏輯電路。各個觸發(fā)器（數(shù)據(jù)端）要傳送或儲存的數(shù)據(jù)是獨立的，但共用一個控制信號。 集成數(shù)據(jù)寄存器、鎖存器品種很多，下面主要介紹4位數(shù)碼寄存器、4位左移位寄存器、8位寄存器74LS374和8位鎖存器74LS373。 寄存器和鎖存器都具有保存數(shù)據(jù)的功能，可以作為數(shù)據(jù)緩存器使用。但是寄存器是用同步時鐘信號控制的，而鎖存器則是用電位信號控制。除控制方式不同外，還與控制信號和數(shù)據(jù)之間的時間有關。如果數(shù)據(jù)提前于控制信號，并要求同

12、步操作，可用寄存器來存放數(shù)據(jù)。若數(shù)據(jù)有效滯后于控制信號有效，則只能使用鎖存器。1寄存器寄存器 寄存器是一種重要的數(shù)字電路元件，也是計算機的主要部件之一，常用來暫時存放數(shù)據(jù)、指令等。寄存器由若干觸發(fā)器組成，一個觸發(fā)器只能存放一位二進制數(shù)，n位二進制代碼要用n個觸發(fā)器構成的n位寄存器儲存。1）數(shù)碼寄存器工作過程 清除數(shù)碼 :RD一端輸入負脈沖即RD=0,則4個觸發(fā)器全部清零，即Q3Q2Q1Q0=0000。 寄存數(shù)碼寄存數(shù)碼 當在CP上升沿時寄存器接受數(shù)碼。假如要寄存一個A3A2A1A0=1101。將數(shù)碼1101加到對應數(shù)碼輸入端，即D3D2D1D0=A3A2A1 A0=1101。CP上升沿時，各觸

13、發(fā)器Qn+l=D，則Q3Q2Q1Q0=D3D2D1D0=A3A2A1A0=1101。 保存數(shù)碼保存數(shù)碼 當CP處于低電平，即CP=0時，各觸發(fā)器處于保持狀態(tài)，Q3Q2Q1Q0數(shù)值不變。當無輸出信號時，即Qut=0，Q3Q2Q1Q0被封鎖， 輸出數(shù)碼輸出數(shù)碼Q當Qut=1時，輸出的4個與門打開，Q3Q2Q1Q0輸出， Q3Q2Q1Q0= A3A2A1A0。2）移位寄存器 移位寄存器不僅具有存放數(shù)碼的功能，而且還有移位的功能。所謂“移位”，就是將寄存器所存各位數(shù)據(jù)，在每個移位脈沖的作用下，向左或向右移動一位。根據(jù)移位方向，常把它分成左移寄存器、右移寄存器和雙向移位寄存器三種。 根據(jù)移位數(shù)據(jù)的輸入輸

14、出方式，又可將它分為串行輸入串行輸出、串行輸入并行輸出、并行輸入串行輸出和并行輸入并行輸出四種電路結構。4位左移位寄存器工作過程1.清零：清零：RD/=0各觸發(fā)器為零，Q3Q2Q1Q0=0000。 2. 移位操作移位操作: 使RD=1，從D端串行輸入4位二進制數(shù)，A3A2A1A0（110l)。在CP脈沖作用下，寄存器中數(shù)碼的移動情況狀態(tài)表。3.輸出輸出: 若從4個觸發(fā)器的Q3Q2Q1Q0端輸出則為并行輸出。如果再輸入4個脈沖，4個數(shù)字依次從Q3端出，則可串行輸出。 實際應用中較多采用中規(guī)模通用移位寄存器，如74L52998位通用移位寄存器。2數(shù)據(jù)鎖存器數(shù)據(jù)鎖存器8位鎖存器74LS373的邏輯圖

15、和功能表 常用的寄存器與鎖存器的輸出都由三態(tài)門控制，只有在輸出控制信號為0(低電平)時，輸出各端才有相應的0或1數(shù)碼輸出；當輸出控制信號為1(高電平)時，輸出各端呈現(xiàn)高阻狀態(tài)。823 計數(shù)器電路的分析與應用計數(shù)器電路的分析與應用 在數(shù)字電路和數(shù)字計算機中，計數(shù)器是最基本的部件之一，它能累計輸入脈沖的個數(shù)。當輸入脈沖的頻率一定時，又可作為定時器使用。計數(shù)器可以進行加法計數(shù)，也可以進行減法計數(shù)。以進位制來分，有二進制計數(shù)器、十進制計數(shù)器等。 計數(shù)器的功能很多，記憶輸入脈沖的個數(shù)；用于定時、分頻、產生節(jié)拍脈沖及進行數(shù)字運算等等。在許多數(shù)字電路尤其是計算機中應用廣泛。 計數(shù)器按時序可分為同步計數(shù)器和異

16、步計數(shù)器。按技術形式可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。有時也用計數(shù)器的計數(shù)容量(或稱模數(shù)M)來區(qū)分各種不同的計數(shù)器，如二進制計數(shù)器、十進制計數(shù)器、二十進制計數(shù)器等等。 1二進制計數(shù)器二進制計數(shù)器 由于雙穩(wěn)態(tài)觸發(fā)器具有0和1兩種狀態(tài)，而二進制也只有0和1兩個數(shù)碼，所以一個觸發(fā)器可以代表一位二進制數(shù)。n個觸發(fā)器，可以表示n位二進制數(shù)。 由觸發(fā)器組成的二進制加法計數(shù)器，將計數(shù)脈沖由CP端輸入，則觸發(fā)器的輸出Q端在每個CP脈沖的作用下的變化規(guī)律必須滿足“逢二進一”的規(guī)則。以4位二進制加法計數(shù)器為例，4個雙穩(wěn)態(tài)觸發(fā)器輸出Q3Q2Q1Q0與計數(shù)脈沖個數(shù)的關系見表 二進制加法計數(shù)器狀態(tài)表 計數(shù)脈沖數(shù)

17、二進制數(shù)十進制數(shù)Q3Q2Q1Q001234567891011121314150000000011111111000011110000111100110011001100110101010101010101012345678910111213141516（進位）000001）同步二進制加法計數(shù)器 同步計數(shù)器是指：所有觸發(fā)器的時鐘端都共用一個時鐘脈沖源，每一個觸發(fā)器的狀態(tài)都與該時鐘脈沖同步的計數(shù)器。 計數(shù)器的輸出端在計數(shù)脈沖到來之后，同時完成狀態(tài)的變換。顯然，同步計數(shù)器的工作速度高于異步計數(shù)器。同步計數(shù)器電路分析的一般步驟如下： 對所給的邏輯電路，寫出各觸發(fā)器的激勵方程和電路的輸出方程。 由激勵方

18、程和觸發(fā)器特征方程，寫出各觸發(fā)器的狀態(tài)方程。 根據(jù)狀態(tài)方程，作出狀態(tài)轉移表和狀態(tài)圖。 分析說明電路的邏輯功能。4位同步二進制計數(shù)器 第1位觸發(fā)器F0，每來一個計數(shù)脈沖翻轉一次，J0=K0=1；第2位觸發(fā)器F1，在Q0=1時，再來一個計數(shù)脈沖翻轉一次，J1=K1=Q0；第3位觸發(fā)器F2，在Q1=Q0=1時，再來一個計數(shù)脈沖翻轉一次，J2=K2=Q1Q0；第4位觸發(fā)器F3，F(xiàn)3在Q2=Q1=Q0=1時，再來一個計數(shù)脈沖翻轉一次，J3=K3=Q2Q1Q0。2）異步二進制加法計數(shù)器 在異步計數(shù)器中，有的觸發(fā)器直接受輸入計數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號作為自己的時鐘脈沖，因此各個觸發(fā)器

19、狀態(tài)變換的時間先后不一，故被稱為“ 異步計數(shù)器”。 異步計數(shù)器是把時鐘信號當作觸發(fā)器的輸入信號來處理。因為，只有觸發(fā)器具備時鐘觸發(fā)信號，其次態(tài)才滿足特征方程，而沒有時鐘觸發(fā)信號的觸發(fā)器將保持原來狀態(tài)不變。 分析的一般步驟 對所給的邏輯電路，從第一級觸發(fā)器開始，逐級列寫時鐘表達式、輸入激勵方程和觸發(fā)器狀態(tài)方程。 根據(jù)各級觸發(fā)器的狀態(tài)方程，作出狀態(tài)轉移表。 由狀態(tài)轉移表作出狀態(tài)圖。 分析說明電路的邏輯功能。電路圖和波形圖 當輸入第15個信號以后，計數(shù)器狀態(tài)為1111，并向高位輸出C=l，第16個時鐘信號輸入后，計數(shù)器返回0000初始態(tài)，并向高位輸出C=0，完成輸出一個進位脈沖。2十進制計數(shù)器十進制

20、計數(shù)器 為符合人們的日常習慣，常常在某些場合采用十進制計數(shù)器。若用8421 BCD碼表示十進制數(shù)，計數(shù)時，在計數(shù)器為1001（9）之后，再來一個脈沖應變?yōu)?000即每10個脈沖循環(huán)。 第第1位觸發(fā)器位觸發(fā)器F0，每來一個計數(shù)脈沖翻轉一次，J0=K0=1； 第第2位觸發(fā)器位觸發(fā)器F1，在Q0=1時，再來一個計數(shù)脈沖翻轉一次，而在Q3=1時不得翻轉 J1=Q0Q3/,K1=Q0. 第第3位觸發(fā)器位觸發(fā)器F2，在Q1=Q0=1時，再來一個計數(shù)脈沖翻轉一次，J2=K2=Q1Q0； 第第4位觸發(fā)器位觸發(fā)器F3，在Q2=Q1=Q0=1時，再來一個計數(shù)脈沖翻轉一次，且第10個脈沖時應由“1”翻轉為 “0”，

21、J3=Q2Q1Q0，Q3=Q0。工作波形圖 通常構成相同模數(shù)的計數(shù)器，采用異步方式的電路比采用同步方式的電路結構簡單。但異步計數(shù)器相對工作速度較低，因為異步計數(shù)器的各級觸發(fā)器是以串行方式連接的，最終輸出狀態(tài)取決于各級觸發(fā)器傳輸延遲時間之和，所以在高速數(shù)字系統(tǒng)，大都采用同步時序方式；另外，因為是異步觸發(fā)或控制信號的時序不同，使得異步時序電路在電路狀態(tài)譯碼期間，會出現(xiàn)“競爭-冒險”現(xiàn)象，這在具體應用中應該引起注意。823 中規(guī)模集成計數(shù)器的應用中規(guī)模集成計數(shù)器的應用1集成同步計數(shù)器 集成同步計數(shù)器芯片主要分成二進制和十進制兩大類。下面以CTll61芯片為例，介紹其功能特點和使用方法。 CTl161

22、是由4個D觸發(fā)器構成的4位通用二進制同步計數(shù)器，由它可以方便地組成十六進制以下的任意迸制同步計數(shù)器。邏輯功能 單時鐘脈沖同步觸發(fā)，可進行二進制加法計數(shù)。 有同步置數(shù)功能。 有異步清零功能。 能夠控制計數(shù)器的工作狀態(tài)。 有計數(shù)滿歸零、進位輸出功能。2集成異步計數(shù)器 集成異步計數(shù)器的電路結構比同步計數(shù)器簡單，使用更加靈活方便，但由于計數(shù)脈沖是串行進位的，所以相對工作速度較慢。 如圖：集成可預置數(shù)異步計數(shù)器CT1197的邏輯電路圖 邏輯功能 有異步清零功能：異步置零端CR/=0時，計數(shù)器輸出狀態(tài)復位，即QAQBQcQD=0000。 有直接置數(shù)功能：異步置零端 CR/=1且CT/LD端為0時，A、B、

23、C、D輸入端的數(shù)據(jù)a、b、c、d可直接置給各觸發(fā)器，即QAGBQCQD=abcd。 可分別構成二、八、十六進制計數(shù)器：利用雙時鐘脈沖 CPA/和CPB/，可分別進行1位（二進制）和3位（八進制）計數(shù)。若把QA與連接，可進行4位（十六進制）計數(shù)。 用中規(guī)模集成計數(shù)器設計具體的計數(shù)器電路比直接用觸發(fā)器設計方便靈活得多，而且電路也簡單，通用性、可擴展性強。 823 半導體存儲器簡介半導體存儲器簡介 存儲器是一種通用型LSI器件，在數(shù)字系統(tǒng)中用來大容量存放以二進制形式表示的各類信息或資源，是計算機等數(shù)字系統(tǒng)的重要組成部分。存儲器技術發(fā)展初期，主要使用磁芯存儲器、磁帶存儲器。隨著微電子技術的飛速發(fā)展，半

24、導體集成工藝的越來越成熟，半導體存儲器已成為目前的主流存儲器。 1半導體隨機存取存儲器 隨機存儲器（Random Access Memory）RAM是能夠隨時存入（寫入）或取出（讀出）信息的存儲器，所以也稱讀寫存儲器（Read Write Memory）RWM，人們習慣簡稱RAM。 RAM按制造工藝分為雙極型（TTL型）和場效晶體管型（MOS型）兩種。TTL型RAM存取速度高，一次存取操作的時間可達10ns，但功耗較大、制造工藝復雜、集成度低，主要用于高速工作場合。MOS型RAM按存儲體的工作原理又分為靜態(tài)RAM（SRAM）和動態(tài)RAM（DRAM），功耗小、制造工藝簡單、成本低、集成度高，特別

25、是DRAM集成度更高，單片存儲器容量可達幾百兆位甚至更大（如109位/片），目前大容量的RAM都采用MOS型存儲器。計算機系統(tǒng)所說的內存容量主要指的就是RAM的存儲容量。RAM的基本結構 存儲矩陣是由許多排成陣列形式的存儲元組成，每個存儲元能夠存儲l位二進制數(shù)據(jù)(一位0或1信息)，總的存儲元數(shù)目就是存儲器的容量。存儲矩陣通常排列成若干行和若干列，如一個存儲矩陣有64行、64列；那么存儲矩陣的存儲容量為6464=4096個存儲元。存儲元的分類 存儲元是儲存信息的最小單元，根據(jù)存儲元電路的結構原理不同，有靜態(tài)存儲元和動態(tài)存儲元兩種。 靜態(tài)存儲元一般由6個NMOS管組成，類似于一個RS觸發(fā)器，在讀寫

26、信號的控制下能夠取出原來儲存的信息或存入新的信息。如果沒有外部的讀/寫控制信號，靜態(tài)存儲元中的信息是不變的。靜態(tài)存儲元所用管子較多，不利于提高集成度。由靜態(tài)存儲元構成的存儲器就是靜態(tài)存儲器SRAM。 動態(tài)存儲元有單管電路、三管電路和四管電路幾種，儲存信息的原理是基于MOS管柵極電容的電荷存儲效應。但由于漏電流的存在，電容上儲存的信息不能長久保持，因而必須定時給電容充電，以避免儲存的信息丟失，這種操作稱為動態(tài)刷新或簡稱刷新。由動態(tài)存儲元構成的存儲器就是動態(tài)存儲器DRAM。顯然DRAM要有刷新環(huán)節(jié)，增加了外圍刷新電路和讀/寫周期的時間，但DRAM的集成度可以做得很高。 2半導體只讀存儲器 只讀存儲器（Read Only Memory）ROM是存放固定信息的存儲器，它的信息是在芯片制造時由廠家寫入；或使用中用專門裝置寫入的。正常工作時ROM只能讀出原有的信息，而不能寫入新的信息。