第十三章時序邏輯電路ppt課件

1、 13.1寄存器寄存器 13.2二進制計數(shù)器二進制計數(shù)器 本章小結(jié)本章小結(jié)第十三章時序邏輯電路第十三章時序邏輯電路13.3十進制計數(shù)器十進制計數(shù)器 13.4時序邏輯電路的應用時序邏輯電路的應用 13.1.1數(shù)碼寄存器數(shù)碼寄存器1電路結(jié)構電路結(jié)構13.1寄存器寄存器 13.1寄存器寄存器 輸入端：輸入端：D0 D3 是寄存器的數(shù)碼輸入端。是寄存器的數(shù)碼輸入端。輸出端：輸出端： Q0 Q3 是寄存器的數(shù)據(jù)輸出端。是寄存器的數(shù)據(jù)輸出端。清零端：各觸發(fā)器的復位端連接在一起，作為寄存器的清零端：各觸發(fā)器的復位端連接在一起，作為寄存器的總清零端，低電平有效?？偳辶愣耍碗娖接行??？刂贫耍嚎刂贫耍?個觸發(fā)器

2、的時鐘脈沖輸入端連接在一起，作個觸發(fā)器的時鐘脈沖輸入端連接在一起，作為接收數(shù)碼的控制端。為接收數(shù)碼的控制端。數(shù)碼寄存器寄存器）：只具有接收、暫存數(shù)碼和清除數(shù)碼寄存器寄存器）：只具有接收、暫存數(shù)碼和清除原有數(shù)碼的功能。原有數(shù)碼的功能。 （1寄存數(shù)碼前，寄存器應清零：令寄存數(shù)碼前，寄存器應清零：令 = 0， Q0 Q3 均為均為 0 態(tài)。態(tài)。 CR（2寄存數(shù)碼時，應使寄存數(shù)碼時，應使 = 1。將待寄存的四位二進制。將待寄存的四位二進制數(shù)碼數(shù)碼 D0 D3 分別輸入分別輸入 D 觸發(fā)器各自的輸入端。當時鐘信號觸發(fā)器各自的輸入端。當時鐘信號 CP 的上升沿到來時，根據(jù)的上升沿到來時，根據(jù) D 觸發(fā)器的

3、邏輯功能觸發(fā)器的邏輯功能 Qn+1= D，二進制數(shù)碼得以輸入寄存器。二進制數(shù)碼得以輸入寄存器。CR在接收數(shù)碼時，各位數(shù)碼是同時輸入；輸出數(shù)碼時，也在接收數(shù)碼時，各位數(shù)碼是同時輸入；輸出數(shù)碼時，也是同時輸出。因而，這種寄存器稱為并行輸入、并行輸出數(shù)是同時輸出。因而，這種寄存器稱為并行輸入、并行輸出數(shù)碼寄存器。碼寄存器。3特點特點2工作過程工作過程（3只要使只要使 = 1，CP = 0，寄存器就處在保持狀態(tài)。，寄存器就處在保持狀態(tài)。完成了接收并暫存數(shù)碼的功能。完成了接收并暫存數(shù)碼的功能。CR13.1寄存器寄存器 13.1.2移位寄存器移位寄存器（1 1右移寄存器右移寄存器1 1單向移位寄存器單向移

4、位寄存器FF3 FF3 是最高位是最高位觸發(fā)器，觸發(fā)器， FF0 FF0 是是最低位觸發(fā)器，從最低位觸發(fā)器，從左到右依次排列。左到右依次排列。高位觸發(fā)器的輸出端高位觸發(fā)器的輸出端 Q Q 與低一位觸發(fā)器的輸入端與低一位觸發(fā)器的輸入端 D D 相連。相連。整個電路只有最高位觸發(fā)器整個電路只有最高位觸發(fā)器 FF3 FF3 的輸入端的輸入端 D D 接收輸入的數(shù)碼。接收輸入的數(shù)碼。 電路組成電路組成13.1寄存器寄存器 工作原理工作原理假設初始狀態(tài)假設初始狀態(tài) D0D1D2D3 = 0000D0D1D2D3 = 0000，要輸入數(shù)據(jù)為，要輸入數(shù)據(jù)為11011101； 第一個第一個 CP 上升沿到來后

5、上升沿到來后 ：D0 = 1 存入存入 FF3 ，Q3 = 1，其他，其他三個觸發(fā)器保持三個觸發(fā)器保持 0 態(tài)不變。態(tài)不變。1000。第二個第二個 CP 上升沿到來后上升沿到來后 ： D1 = 0 移到移到 FF3 中，而中，而 Q3 = 1 移到移到 FF2 中，此時。中，此時。 Q1 、 Q0 仍為仍為 0 態(tài)。態(tài)。 0100； 接收數(shù)碼前，接收數(shù)碼前，寄存器應清零。令寄存器應清零。令 = 0= 0，則各，則各位觸發(fā)器均為位觸發(fā)器均為 0 0 態(tài)。接收數(shù)碼時，態(tài)。接收數(shù)碼時，應使應使 = 1= 1。CRCR13.1寄存器寄存器 第四個第四個 CP 上升沿到來后上升沿到來后 ：D3 = 1

6、移到移到 FF3 中，其余各中，其余各位觸發(fā)器依次右移，結(jié)果位觸發(fā)器依次右移，結(jié)果 Q0Q1Q2Q3 = 1001。第三個第三個 CP 上升沿到來后上升沿到來后 ：D2 = 1 移到移到 FF3 中，中， Q3 = 0 移到移到 FF2 中，中， Q2 = 1 移入移入 FF1，而，而 FF0 狀態(tài)仍為狀態(tài)仍為 0 態(tài)。態(tài)。 1010；13.1寄存器寄存器 狀態(tài)表狀態(tài)表CP輸入輸入 Q3 Q2 Q1 Q0012340 01 10 01 11 10 0 0 0 0 0 0 01 1 0 0 0 0 0 00 0 1 1 0 0 0 01 1 0 0 1 1 0 01 1 1 1 0 0 1 1

7、特點特點右移寄存器具有串行輸入、串并行輸出的功能。右移寄存器具有串行輸入、串并行輸出的功能。 又可從最低位的輸出端處輸出，只需要連續(xù)送入又可從最低位的輸出端處輸出，只需要連續(xù)送入 4 個個CP 脈沖，寄存脈沖，寄存 4 位數(shù)碼將從低位到高位，依次從位數(shù)碼將從低位到高位，依次從 Q0 串行串行輸出端處輸出，這就是串行輸出方式。輸出端處輸出，這就是串行輸出方式。從從 4 個觸發(fā)器的輸出端可同時輸出個觸發(fā)器的輸出端可同時輸出 4 位數(shù)碼，即并行輸位數(shù)碼，即并行輸出。出。 13.1寄存器寄存器 波形圖波形圖13.1寄存器寄存器 （2左移寄存器左移寄存器串接順序由低位到高位。寄存的數(shù)碼從低位的串接順序由

8、低位到高位。寄存的數(shù)碼從低位的 D 端輸入，端輸入，從最高位的輸出端串行輸出。從最高位的輸出端串行輸出。 電路組成電路組成13.1寄存器寄存器 工作原理工作原理假設存入數(shù)據(jù)假設存入數(shù)據(jù) D3D2 D1D0= 1101D3D2 D1D0= 1101。 接收數(shù)碼前，接收數(shù)碼前，寄存器應清零。令寄存器應清零。令 = 0= 0，則各，則各位觸發(fā)器均為位觸發(fā)器均為 0 0 態(tài)。接收數(shù)碼時，態(tài)。接收數(shù)碼時，應使應使 = 1= 1。CRCR第一第一 CP 上升沿到來后上升沿到來后 ： Q3Q2Q1Q0 = 0001。第二第二 CP 上升沿到來后上升沿到來后 ： Q3Q2Q1Q0 = 0001； 第三第三 C

9、P 上升沿到來后上升沿到來后 ： Q3Q2Q1Q0 = 0110。第四第四 CP 上升沿到來后上升沿到來后 ： Q3Q2Q1Q0 = 1101； 13.1寄存器寄存器 2 2雙向移位寄存器雙向移位寄存器具有既能右移又能左移兩種工作方式的寄存器，稱為雙具有既能右移又能左移兩種工作方式的寄存器，稱為雙向移位寄存器。向移位寄存器。（1集成集成 4 位雙向移位寄存器位雙向移位寄存器 CT74LS194 的外引線排的外引線排列列M0、M1 為工作方式控為工作方式控制端，其取值不同，功能不同：制端，其取值不同，功能不同：堅持、右移、左移及并行輸入。堅持、右移、左移及并行輸入。13.1寄存器寄存器 （2 2

10、CT74LS19 CT74LS19 邏輯功能表邏輯功能表（3工作過程分析工作過程分析 M1M0 = 11，寄存器處于并行輸入工作方式，寄存器處于并行輸入工作方式，CP 上升沿上升沿將并行輸入的數(shù)據(jù)將并行輸入的數(shù)據(jù) D0 D3 傳送到寄存器的并行輸出端。傳送到寄存器的并行輸出端。 CR1M0M功功 能能0 01 11 11 11 1 0 0 0 00 0 1 11 1 0 01 1 1 1清清 零零保保 持持右右 移移左左 移移并行輸入并行輸入 M1M0 = 01，右移，右移，CP 上升沿，上升沿，DSR 右移輸入端的串右移輸入端的串行輸入數(shù)據(jù)依次右移。行輸入數(shù)據(jù)依次右移。 。 M1M0 = 0

11、0，寄存器中的數(shù)據(jù)保持不變。，寄存器中的數(shù)據(jù)保持不變。 M1M0 = 10，左移，左移，CP上升沿，上升沿，DSL 左移輸入端的串左移輸入端的串行輸入數(shù)據(jù)依次左移。行輸入數(shù)據(jù)依次左移。13.1寄存器寄存器 13.2二進制計數(shù)器二進制計數(shù)器 1電路組成電路組成13.2.1異步二進制加法計數(shù)器異步二進制加法計數(shù)器（1分析：結(jié)構特點低位觸發(fā)器分析：結(jié)構特點低位觸發(fā)器 Q 端接至高位觸發(fā)端接至高位觸發(fā)器的器的 C 端。端。 （2J = K = 1， Qn+1 = 翻轉(zhuǎn)功能。翻轉(zhuǎn)功能。nQ 2 2工作原理工作原理（1 1當?shù)谝粋€當?shù)谝粋€ CP CP 脈沖下降沿到來時，脈沖下降沿到來時， FF0 FF0

12、翻轉(zhuǎn)，翻轉(zhuǎn)， Q0 Q0 由由 0 0 變?yōu)樽優(yōu)?1 1。而。而 Q0 Q0 的正跳變信號對觸發(fā)器不起作用，的正跳變信號對觸發(fā)器不起作用， FF1 FF1 、FF2 FF2 保持原態(tài)。計數(shù)器狀態(tài)為保持原態(tài)。計數(shù)器狀態(tài)為 001001。（2當?shù)诙€當?shù)诙€ CP 脈沖下降沿到來時，脈沖下降沿到來時， FF0 再次翻轉(zhuǎn)，再次翻轉(zhuǎn)， Q0 由由 1 變?yōu)樽優(yōu)?0。 Q0 是負跳變信號，作用到是負跳變信號，作用到 FF1 的的 C 端，使端，使 FF1 狀狀態(tài)翻轉(zhuǎn)，態(tài)翻轉(zhuǎn)， Q1 由由 0 變?yōu)樽優(yōu)?1 。而。而 FF2 仍保持原態(tài)不變。計數(shù)器狀態(tài)仍保持原態(tài)不變。計數(shù)器狀態(tài)為為010。 接收數(shù)碼前，接

13、收數(shù)碼前，寄存器應清零。令寄存器應清零。令 = 0= 0，那，那么么Q2Q1Q0 = 0 Q2Q1Q0 = 0 。CR13.2二進制計數(shù)器二進制計數(shù)器 （3按此規(guī)律，當?shù)谄邆€按此規(guī)律，當?shù)谄邆€ CP 脈沖輸入后，計數(shù)器的狀脈沖輸入后，計數(shù)器的狀態(tài)為態(tài)為 111，再輸入一個，再輸入一個 CP 脈沖，計數(shù)器的狀態(tài)又恢復脈沖，計數(shù)器的狀態(tài)又恢復 000。13.2二進制計數(shù)器二進制計數(shù)器 3狀態(tài)表狀態(tài)表2Q1Q0Q輸入輸入 CP 脈沖脈沖序號序號00 00 00 010 00 01 120 01 10 030 01 11 141 10 00 051 10 01 161 11 10 071 11 11

14、180 00 00 013.2二進制計數(shù)器二進制計數(shù)器 4波形圖波形圖5特點特點計數(shù)器是遞增計數(shù)的，且從計數(shù)脈沖的輸入到完成計數(shù)計數(shù)器是遞增計數(shù)的，且從計數(shù)脈沖的輸入到完成計數(shù)器狀態(tài)的轉(zhuǎn)換，各觸發(fā)器的狀態(tài)是由低位到高位，逐次翻轉(zhuǎn)器狀態(tài)的轉(zhuǎn)換，各觸發(fā)器的狀態(tài)是由低位到高位，逐次翻轉(zhuǎn)的，不是隨計數(shù)脈沖的輸入，各觸發(fā)器狀態(tài)同時翻轉(zhuǎn)，所以的，不是隨計數(shù)脈沖的輸入，各觸發(fā)器狀態(tài)同時翻轉(zhuǎn)，所以稱為異步加法計數(shù)器。稱為異步加法計數(shù)器。13.2二進制計數(shù)器二進制計數(shù)器 1電路組成電路組成13.2.2異步二進制減法計數(shù)器異步二進制減法計數(shù)器結(jié)構特點：低位觸發(fā)器端結(jié)構特點：低位觸發(fā)器端 接至高位觸發(fā)器的接至高位觸

15、發(fā)器的 C 端。端。 Q13.2二進制計數(shù)器二進制計數(shù)器 2工作原理工作原理（1當?shù)臀挥|發(fā)器的狀態(tài)當?shù)臀挥|發(fā)器的狀態(tài) Q 由由 0 變?yōu)樽優(yōu)?1 時，而由時，而由 1 變變?yōu)闉?0 即為負跳變脈沖，高一位觸發(fā)器的即為負跳變脈沖，高一位觸發(fā)器的 C 端接收到這個負跳端接收到這個負跳變信號，發(fā)生翻轉(zhuǎn)。變信號，發(fā)生翻轉(zhuǎn)。 （2當?shù)臀挥|發(fā)器的狀態(tài)由當?shù)臀挥|發(fā)器的狀態(tài)由 1 變?yōu)樽優(yōu)?0 時，高一位觸發(fā)器時，高一位觸發(fā)器將收到正跳變信號，其狀態(tài)保持不變。將收到正跳變信號，其狀態(tài)保持不變。13.2二進制計數(shù)器二進制計數(shù)器 3狀態(tài)表狀態(tài)表2Q1Q0Q輸入輸入 CP 脈沖序號脈沖序號00 00 00 011

16、11 11 121 11 10 031 10 01 141 10 00 050 01 11 160 01 10 070 00 01 180 00 00 013.2二進制計數(shù)器二進制計數(shù)器 4特點特點計數(shù)器是遞減計數(shù)的，各觸發(fā)器狀態(tài)不是同時翻轉(zhuǎn)，所計數(shù)器是遞減計數(shù)的，各觸發(fā)器狀態(tài)不是同時翻轉(zhuǎn)，所以稱為異步二進制減法計數(shù)器。以稱為異步二進制減法計數(shù)器。異步計數(shù)器的電路簡單，各觸發(fā)器狀態(tài)的改變是逐行進異步計數(shù)器的電路簡單，各觸發(fā)器狀態(tài)的改變是逐行進行的，計數(shù)速度慢。行的，計數(shù)速度慢。13.2二進制計數(shù)器二進制計數(shù)器 1 1電路組成電路組成13.2.3二進制同步加法計數(shù)器二進制同步加法計數(shù)器同步計數(shù)器

17、：將計數(shù)脈沖送到每個觸發(fā)器的時鐘脈沖輸同步計數(shù)器：將計數(shù)脈沖送到每個觸發(fā)器的時鐘脈沖輸入端入端 CP 處，使各個觸發(fā)器的狀態(tài)變化與計數(shù)脈沖同步，這處，使各個觸發(fā)器的狀態(tài)變化與計數(shù)脈沖同步，這種方式組成的計數(shù)器稱為同步計數(shù)器。種方式組成的計數(shù)器稱為同步計數(shù)器。13.2二進制計數(shù)器二進制計數(shù)器 3計數(shù)過程計數(shù)過程2分析邏輯關系分析邏輯關系1 00KJ011QKJ 0122QQKJ （1當?shù)谝粋€當?shù)谝粋€ CP 脈沖到來后，脈沖到來后，F(xiàn)F0 的狀態(tài)由的狀態(tài)由 0 變?yōu)樽優(yōu)?1。而而CP 到來前，到來前，Q0、Q1 均為均為 0，所以，所以，CP 到來后，到來后， FF0 、 FF1 堅持堅持 0 態(tài)

18、不變。計數(shù)器狀態(tài)為態(tài)不變。計數(shù)器狀態(tài)為 001。即。即 計數(shù)器工作前應先清零，初始狀態(tài)為計數(shù)器工作前應先清零，初始狀態(tài)為 000。1 011QKJ0 0122QQKJ13.2二進制計數(shù)器二進制計數(shù)器觸發(fā)器序號觸發(fā)器序號翻轉(zhuǎn)條件翻轉(zhuǎn)條件JK 端邏輯關系端邏輯關系FF0FF1FF2來一個計數(shù)脈沖就翻轉(zhuǎn)一次來一個計數(shù)脈沖就翻轉(zhuǎn)一次Q0 = 1 1Q0 = Q1 = 1 1 （2當?shù)诙€當?shù)诙€ CP 脈沖到來后，則脈沖到來后，則FF0 由由 1 變?yōu)樽優(yōu)?0。 FF1 狀態(tài)翻轉(zhuǎn)，由狀態(tài)翻轉(zhuǎn)，由 0 變?yōu)樽優(yōu)?1。而。而 FF2仍保仍保持持 0 態(tài)不變。計數(shù)態(tài)不變。計數(shù)器狀態(tài)為器狀態(tài)為 010。同時。

19、同時 0 0122QQKJ（3當?shù)谌齻€當?shù)谌齻€ CP 脈沖到來后，只要脈沖到來后，只要 FF0 的狀態(tài)由的狀態(tài)由 0 變變?yōu)闉?1， FF1 、 FF2 保持原態(tài)不變。計數(shù)器狀態(tài)為保持原態(tài)不變。計數(shù)器狀態(tài)為 011。同時。同時1 011QKJ1 2122QQKJ13.2二進制計數(shù)器二進制計數(shù)器0 011QKJ （4當?shù)谒膫€計數(shù)脈沖到來后，三個觸發(fā)器均翻轉(zhuǎn)，計當?shù)谒膫€計數(shù)脈沖到來后，三個觸發(fā)器均翻轉(zhuǎn)，計數(shù)狀態(tài)為數(shù)狀態(tài)為 100。（5在第七個在第七個 CP 脈沖到來后，計數(shù)狀態(tài)變?yōu)槊}沖到來后，計數(shù)狀態(tài)變?yōu)?111，再，再送入一個送入一個 CP 脈沖，計數(shù)恢復為脈沖，計數(shù)恢復為 000。4特點特點同

20、步計數(shù)器各個觸發(fā)器的狀態(tài)轉(zhuǎn)換，與輸入的計數(shù)脈沖同步計數(shù)器各個觸發(fā)器的狀態(tài)轉(zhuǎn)換，與輸入的計數(shù)脈沖CP 同步，具有計數(shù)速度快的特點。同步，具有計數(shù)速度快的特點。13.2二進制計數(shù)器二進制計數(shù)器 13.2.4集成二進制計數(shù)器簡介集成二進制計數(shù)器簡介14 位異步二進制計數(shù)器位異步二進制計數(shù)器 CT74LS293（1外引線排列外引線排列（2功能表功能表Q1 Q3：輸出端。：輸出端。 NC：空腳。：空腳。 ROA、 ROB：復位端：復位端 。 OAROBR輸輸 入入輸輸 出出 CPQ3 Q2 Q1 Q01 11 10 0 0 0 0 00 00 00 0加法加法計數(shù)計數(shù)加法加法計數(shù)計數(shù)13.2二進制計數(shù)器

21、二進制計數(shù)器 （3說明說明 ROA= ROB = 1時，不論時，不論 CP0、 CP1 何種狀態(tài)，計數(shù)何種狀態(tài)，計數(shù)清零，清零，Q3Q2Q1Q0 = 0000。0CP1CP1CP 當當 ROA = 0 或者或者 ROB = 0 時，電路在時，電路在 、 脈沖脈沖的下降沿作用下，進行計數(shù)操作：若將的下降沿作用下，進行計數(shù)操作：若將 與與 Q0 相連，計數(shù)相連，計數(shù)脈沖從脈沖從 輸入，數(shù)據(jù)從輸入，數(shù)據(jù)從 Q3 、 Q2 、 Q1 、 Q0 端輸出，電端輸出，電路為路為 4位異步二進制加法計數(shù)器；若計數(shù)脈沖從位異步二進制加法計數(shù)器；若計數(shù)脈沖從 輸入，輸入，數(shù)據(jù)從數(shù)據(jù)從Q3 、 Q2 、 Q1 端輸

22、出，電路為端輸出，電路為 3 位異步二進制加法位異步二進制加法計數(shù)器。計數(shù)器。0CP1CP13.2二進制計數(shù)器二進制計數(shù)器 （1 1外引線排列外引線排列24 位同步二進制計數(shù)器位同步二進制計數(shù)器 CT74LS193 Q0 Q3Q0 Q3：數(shù)碼輸出端。：數(shù)碼輸出端。 BOCO：進位輸出端。：進位輸出端。 ：借位輸出端。：借位輸出端。 D0 D3D0 D3：數(shù)碼輸入端。：數(shù)碼輸入端。 ：置數(shù)控制端，低電平有效：置數(shù)控制端，低電平有效 。CP+CP+：加法計數(shù)時計數(shù)脈沖的輸入端。：加法計數(shù)時計數(shù)脈沖的輸入端。CP-CP-：減法計數(shù)時計數(shù)脈沖輸入端：減法計數(shù)時計數(shù)脈沖輸入端 。LD13.2二進制計數(shù)器

23、二進制計數(shù)器 （2 2功能表功能表輸輸 入入輸輸 出出CRCP+CP- -D0D1D2D3Q0Q1Q2Q31 10 00 00 00 00 0 0 0d0d1d2d3d0d1d2d30 0 1 11加法計數(shù)加法計數(shù)0 0 1 11減法計數(shù)減法計數(shù)LD13.2二進制計數(shù)器二進制計數(shù)器 （3說明說明 當當 CR = 1 時，計數(shù)器置零時，計數(shù)器置零 。 當當 CR = 0 時，計數(shù)器輸出狀態(tài)與時，計數(shù)器輸出狀態(tài)與 、 CP+與與 CP- 有關。有關。LD 當當 = 0 = 0 時，輸出端狀態(tài)與輸入端時，輸出端狀態(tài)與輸入端 d0 d3 d0 d3 的的狀態(tài)相同，達到預置數(shù)碼之目的；狀態(tài)相同，達到預置

24、數(shù)碼之目的； LD 當當 = 1 時，若計數(shù)脈沖從時，若計數(shù)脈沖從 CP+ 端輸入則進行加法計數(shù)；端輸入則進行加法計數(shù)；若計數(shù)脈沖從若計數(shù)脈沖從 CP- 端輸入則進行減法計數(shù)。端輸入則進行減法計數(shù)。 LD13.2二進制計數(shù)器二進制計數(shù)器 13.3.1二二十進制編碼十進制編碼13.3十進制計數(shù)器十進制計數(shù)器1 1用二進數(shù)碼表示十進制數(shù)的方法，稱為二一十進制用二進數(shù)碼表示十進制數(shù)的方法，稱為二一十進制編碼。編碼。2 2表示十進制計數(shù)至少要用四位二進制數(shù)。表示十進制計數(shù)至少要用四位二進制數(shù)。3 38421BCD 8421BCD 碼：碼： 8 8、4 4、2 2、1 1是各位的是各位的“權權”。 1電

25、路組成電路組成13.3.2異步十進制加法計數(shù)器異步十進制加法計數(shù)器13.3十進制計數(shù)器十進制計數(shù)器 根據(jù)根據(jù) 3 位二進制異步計數(shù)器的工作原理，位二進制異步計數(shù)器的工作原理，000 111 的跳的跳變過程，結(jié)合十進制異步計數(shù)器的第變過程，結(jié)合十進制異步計數(shù)器的第 4 位的位的 J 控制端的特點，控制端的特點，學生不難理解當?shù)趯W生不難理解當?shù)?8 個計數(shù)脈沖作用時計數(shù)器狀態(tài)為個計數(shù)脈沖作用時計數(shù)器狀態(tài)為 1000，第第 10 個計數(shù)脈沖作用時計數(shù)器返個計數(shù)脈沖作用時計數(shù)器返 0 的道理。的道理。2工作原理工作原理13.3十進制計數(shù)器十進制計數(shù)器 13.3.3集成十進制計數(shù)器簡介集成十進制計數(shù)器簡

26、介1 1可預置數(shù)碼的十進制計數(shù)器可預置數(shù)碼的十進制計數(shù)器 CT74LS160CT74LS160（1 1外引線排列外引線排列13.3十進制計數(shù)器十進制計數(shù)器 （2功能表功能表CRLDPCPTCP輸輸 入入輸輸 出出CPD3D2D1D0Q3Q2Q1Q00 00 00 00 00 01 1 0 0d3d2d1d0d3d2d1d01 1 1 11 11 1加法計數(shù)加法計數(shù)1 1 1 10 0保持保持1 11 10 0保持保持13.3十進制計數(shù)器十進制計數(shù)器 （3說明說明 = 0 時，計數(shù)器清零時，計數(shù)器清零, 。CR0000 0123QQQQ 當當 = 1，而，而 = 0 時，計數(shù)器進行預置數(shù)碼的操作

27、。時，計數(shù)器進行預置數(shù)碼的操作。 CRLD 當當 = =1，而，而 CPT = CPP = 1時，計數(shù)器執(zhí)行加時，計數(shù)器執(zhí)行加法計數(shù)操作。法計數(shù)操作。CRLD 當當 = =1，而，而 CPT 或或 CPP 有一個是低電平時者有一個是低電平時者說說 0 時，不論其余各端的狀態(tài)如何，計數(shù)器保持原來狀態(tài)不時，不論其余各端的狀態(tài)如何，計數(shù)器保持原來狀態(tài)不變。變。CRLD13.3十進制計數(shù)器十進制計數(shù)器 2可預置數(shù)碼的二可預置數(shù)碼的二五五十進制計數(shù)器十進制計數(shù)器 CT74LS196（1外引線排列外引線排列13.3十進制計數(shù)器十進制計數(shù)器 （2功能表功能表CRLD/CTCP輸輸 入入輸輸 出出D0D1D2

28、D3Q0Q1Q2Q31 10 00 00 00 00 0 0 0d0d1d2d3d0d1d2d30 0 1 1加法計數(shù)加法計數(shù)13.3十進制計數(shù)器十進制計數(shù)器 （3 3說明說明 = 0 時，計數(shù)器清零時，計數(shù)器清零, 。CR0000 0123QQQQ CT/ 端加高電平端加高電平 1 時，當作用在時，當作用在 、 端的觸端的觸發(fā)脈沖下降沿到來后，進行以下計數(shù)操作：發(fā)脈沖下降沿到來后，進行以下計數(shù)操作：LD CT/ 是計數(shù)、置數(shù)控制端。為是計數(shù)、置數(shù)控制端。為 0 時進行預置數(shù)碼時進行預置數(shù)碼操作。操作。 LD0CP1CPa十進制計數(shù)。參看真值表。十進制計數(shù)。參看真值表。 13.3十進制計數(shù)器十

29、進制計數(shù)器 b二、五進制計數(shù)。二、五進制計數(shù)。0CP從從 輸入，輸入， Q1 Q3 輸出為五進制計數(shù)器。輸出為五進制計數(shù)器。從從 輸入，輸出輸入，輸出 Q0 是是 1 位二進制計數(shù)器。位二進制計數(shù)器。1CP13.3十進制計數(shù)器十進制計數(shù)器c雙五進制計數(shù)器。雙五進制計數(shù)器。將將 與與 Q3 相接，計數(shù)脈沖從相接，計數(shù)脈沖從 端輸入。端輸入。 0CP1CP CP 序號序號Q0Q1Q2Q300 00 00 00 010 00 00 01 120 00 01 10 030 00 01 11 140 01 10 00 051 10 00 00 061 10 00 01 171 10 01 10 081

30、10 01 11 191 11 10 00 0100 00 00 00 0雙五進制計數(shù)器真值表如表所示。雙五進制計數(shù)器真值表如表所示。13.3十進制計數(shù)器十進制計數(shù)器 13.4時序邏輯電路的應用時序邏輯電路的應用13.4.113.4.1環(huán)形脈沖分配器環(huán)形脈沖分配器2 2工作原理工作原理CR1000 3210QQQQ電路在電路在 CP CP 脈沖的連續(xù)作用下，輸出端脈沖的連續(xù)作用下，輸出端 Q0 Q3 Q0 Q3 將輪流將輪流出現(xiàn)高電平出現(xiàn)高電平 1 1，所以稱之為環(huán)形脈沖分配器。，所以稱之為環(huán)形脈沖分配器。1 1電路組成電路組成（1 1首先使首先使 M0M1 = 11M0M1 = 11，電路處

31、在并行輸入工作方式。電路處在并行輸入工作方式。令令 = 1= 1，當，當 CP CP 脈沖上脈沖上升沿到來后，輸入端升沿到來后，輸入端 D0 D3 D0 D3 的信號狀態(tài)被移入寄存器，的信號狀態(tài)被移入寄存器，即即 。 （2進入工作時，進入工作時， M0M1 = 10，電路處在，電路處在右移工作狀態(tài)。因為右移工作狀態(tài)。因為 DSR = Q3，所以，所以 Q3 的的狀態(tài)移入狀態(tài)移入 Q0 。 Q0 的的高電平高電平 1 將隨將隨 CP 脈沖脈沖的不斷輸入，在的不斷輸入，在 Q3 Q0 之間依次輪流出現(xiàn)。之間依次輪流出現(xiàn)。 13.4時序邏輯電路的應用時序邏輯電路的應用 3 3狀態(tài)表狀態(tài)表CP序號序號

32、 M0 M1DSR（Q3）Q0 Q1 Q2 Q3012341110101010000101000010 00 01000011000在在 CP CP 脈沖的連續(xù)作用下，脈沖的連續(xù)作用下， Q0 Q3 Q0 Q3 按一定的時間節(jié)拍，按一定的時間節(jié)拍，順序輸出高電平順序輸出高電平 1 1。4 4功能功能13.4時序邏輯電路的應用時序邏輯電路的應用 13.4.2頻率計頻率計1功能框圖功能框圖 12ttNf- - 13.4時序邏輯電路的應用時序邏輯電路的應用N 為為 t1 t2 期間待測脈沖的個數(shù)。期間待測脈沖的個數(shù)。測量信號頻率。待測脈沖頻率為：測量信號頻率。待測脈沖頻率為： 2取樣脈沖產(chǎn)生電路組成

33、取樣脈沖產(chǎn)生電路組成13.4時序邏輯電路的應用時序邏輯電路的應用 取樣脈沖產(chǎn)生電路作為信號源，提供基準。實際上，取取樣脈沖產(chǎn)生電路作為信號源，提供基準。實際上，取樣脈沖發(fā)生器是一個能對晶體諧振器產(chǎn)生的高頻信號實施整樣脈沖發(fā)生器是一個能對晶體諧振器產(chǎn)生的高頻信號實施整形，并經(jīng)多次分頻形成基準秒脈沖的電路。該信號與待測脈形，并經(jīng)多次分頻形成基準秒脈沖的電路。該信號與待測脈沖一同進入與門，只有在脈沖存在期間的那一部分，才能通沖一同進入與門，只有在脈沖存在期間的那一部分，才能通過與門，這就鎖定了一秒鐘的待測脈沖數(shù)。最后經(jīng)過計數(shù)、過與門，這就鎖定了一秒鐘的待測脈沖數(shù)。最后經(jīng)過計數(shù)、譯碼、顯示電路的作用顯示出頻率數(shù)。譯碼、顯示電路的作用顯示出頻率數(shù)。3工作原理工作原理13.4時序邏輯電路的應用時序邏輯電路的應用 13.4.3數(shù)字鐘數(shù)字鐘數(shù)字鐘是人們常數(shù)字鐘是人們常見的數(shù)字電路用品。見的數(shù)字電路用品。一般數(shù)字鐘是指以晶一般數(shù)字鐘是指以晶振為秒脈沖發(fā)生器，振為秒脈沖發(fā)生器，以數(shù)字顯示時、分、以數(shù)字顯示時、分、秒，需要時還可以顯秒，需要時還可以顯示年、月、日的計時示年、月、日的計時工具。工具。2電路組成電路組成1功能功能13.4時序邏輯電路的應用時序邏輯電路的應用 （1秒脈沖電路工作原理與頻率計相同。秒脈沖電路工作原理與頻率計相