常用組合邏輯電路及應(yīng)用

1、 典型數(shù)字控制系統(tǒng)實(shí)例典型數(shù)字控制系統(tǒng)實(shí)例 從本章開始，將介紹這些中、大規(guī)模集成組合從本章開始，將介紹這些中、大規(guī)模集成組合邏輯電路。常用的中、大規(guī)模集成組合邏輯電路有邏輯電路。常用的中、大規(guī)模集成組合邏輯電路有編碼器和譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器、數(shù)值編碼器和譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器、數(shù)值比較器、算術(shù)邏輯運(yùn)算單元。對(duì)于這些常用的集成比較器、算術(shù)邏輯運(yùn)算單元。對(duì)于這些常用的集成組合邏輯電路，著重分析它們的功能及基本的應(yīng)用組合邏輯電路，著重分析它們的功能及基本的應(yīng)用方法。在學(xué)習(xí)這些內(nèi)容的過(guò)程中，要以前面所學(xué)習(xí)方法。在學(xué)習(xí)這些內(nèi)容的過(guò)程中，要以前面所學(xué)習(xí)的真值表、邏輯代數(shù)、卡諾圖等作為工具

2、，進(jìn)行邏的真值表、邏輯代數(shù)、卡諾圖等作為工具，進(jìn)行邏輯電路的分析與設(shè)計(jì)。輯電路的分析與設(shè)計(jì)。 編編碼碼器器譯譯碼碼器器寄寄存存器器0123456789-+碼制轉(zhuǎn)換器碼制轉(zhuǎn)換器比比較較器器計(jì)數(shù)器計(jì)數(shù)器加加法法器器寄寄存存器器碼制轉(zhuǎn)換器碼制轉(zhuǎn)換器譯碼器譯碼器MUX藥片數(shù)傳感器閥門每瓶的藥片數(shù)總裝瓶藥片數(shù)量顯示新瓶到位計(jì)數(shù)器清零瓶?jī)?nèi)實(shí)際藥片數(shù)（十進(jìn)制）每瓶藥片的設(shè)定數(shù)（十進(jìn)制）每瓶藥片的設(shè)定數(shù)（BCD編碼數(shù)）設(shè)定鍵盤遠(yuǎn)程控制臺(tái)瓶?jī)?nèi)實(shí)際藥片數(shù)（十進(jìn)制）比較相等信號(hào) 3.3.1 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因 3.3.2 消去競(jìng)爭(zhēng)冒險(xiǎn)的方法消去競(jìng)爭(zhēng)冒險(xiǎn)的方法 組合邏輯電路定義：組合邏輯電路定義：

3、在任何時(shí)刻，輸出狀態(tài)只決定于同一時(shí)刻各輸入狀態(tài)的組合，而與先前狀態(tài)無(wú)關(guān)的邏輯電路稱為組合邏輯電路。 組合邏輯電路A0A1：An-1Y0Y1：Ym-1Y輸出A輸入Y0=F0(A0,A1, ,An-1)Y0=F0(A0,A1, ,An-1) Ym-1=Fm-1(A0,A1, ,An-1) 組合邏輯電路特點(diǎn)：組合邏輯電路特點(diǎn)： （1）輸出、輸入之間沒(méi)有反饋延遲通路； （2）電路中不含記憶單元。 組合電路邏輯功能表示：組合電路邏輯功能表示： 組合電路是邏輯函數(shù)的電路實(shí)現(xiàn)，所以表示邏輯函數(shù)的幾種方法真值表、卡諾圖、邏輯表達(dá)式及時(shí)序圖均可表示組合電路的邏輯功能 組合邏輯電路的分類：組合邏輯電路的分類： 按

4、照功能特點(diǎn)可分為：編碼器、譯碼器、數(shù)據(jù)選擇器、分配器、比較器、加法器等。 電路分析的目的電路分析的目的 目的是為了確定已知電路的邏輯功能，所以分析的結(jié)論是指出電路所實(shí)現(xiàn)的邏輯功能。 電路分析的步驟電路分析的步驟 （1）由邏輯圖寫出各輸出端的邏輯表達(dá)式； （2）化簡(jiǎn)和變換各邏輯表達(dá)式； （3）列出真值表； （4）根據(jù)真值表和邏輯表達(dá)式對(duì)邏輯電路進(jìn)行分析，最后確定其功能。 實(shí)例實(shí)例 例：試分析如圖所示電路的邏輯功能。圖中輸入信號(hào)A、B、C、D是一組四位二進(jìn)制代碼&ABCDWXY 解 （1）寫出邏輯表達(dá)式： （2）進(jìn)行化簡(jiǎn)：WAAB ABBXWWC WCCYX XD XDD+()()WAAB ABB

5、ABABABXWC WCABCAB CABCYXDXDABCDABC DABCD （3）列真值表： （4）功能說(shuō)明： 由真值表可知，此電路實(shí)現(xiàn)的邏輯功能是檢奇電路。ABCDY00000000110010100110010010101001100011111000110010101001011111000110111110111110 電路設(shè)計(jì)的目的電路設(shè)計(jì)的目的 組合邏輯電路設(shè)計(jì)的目的是根據(jù)邏輯功能設(shè)計(jì)出實(shí)現(xiàn)該功能的電路。 電路設(shè)計(jì)的步驟電路設(shè)計(jì)的步驟 （1）根據(jù)對(duì)電路邏輯功能的要求，列出真值表； （2）由其值表寫出邏輯表達(dá)式； （3）簡(jiǎn)化和變換邏輯表達(dá)式，從而畫出邏輯圖。 注意點(diǎn)注意點(diǎn) 組合

6、邏輯電路的設(shè)計(jì)，通常以電路簡(jiǎn)單，所用器件的數(shù)目和種類最少為目標(biāo) 實(shí)例實(shí)例 例：試設(shè)計(jì)將十進(jìn)制的四位二進(jìn)制碼（8421）BCD轉(zhuǎn)換成典型格雷碼 解： （1）分析題意，確定輸入變量與輸出變量的數(shù)目 321032108421BCDB B B BG G GG格雷碼（2）列真值表輸入變量輸出變量B3B2B1B0G3G2G1G0000000000001000100100011001100100100011001010111011001010111010010001100100111011010XXX1011XXXX1100XXXX1101XXXX1110XXXX1111XXXX （3）根據(jù)真值表，填寫輸出

7、函數(shù)卡諾圖B3B20001111000010101010111X1001100011110000011011100111000B1B0G1卡諾圖B3B2B1B0G0卡諾圖G0G1 （3）根據(jù)真值表，填寫輸出函數(shù)卡諾圖0001111000000001111111101100011110000000010000111011B3B2B1B0G3卡諾圖B3B2B1B0G2卡諾圖G2G3（4）化簡(jiǎn)并寫出邏輯代數(shù)式（5）、由邏輯代數(shù)式畫出邏輯圖 0101010121212123232323233GB BB BBBGB BB BBBGB BB BBBBBGB11B0B1G01B2G2G1B3G3 邏輯代數(shù)是

8、分析和設(shè)計(jì)邏輯電路的工具 組合邏輯電路的輸出狀態(tài)只決定于同一時(shí)刻的輸入狀態(tài)。 組合邏輯電路的分析目的是為了確定已知電路的邏輯功能，步驟：寫出各輸出端的邏輯表達(dá)式、化簡(jiǎn)和變換各邏輯表達(dá)式、列出真值表、確定功能。 應(yīng)用邏輯門電路設(shè)計(jì)組合邏輯電路的步驟是：列出真值表、寫出邏輯表達(dá)式、化簡(jiǎn)和變換、畫出邏輯圖小結(jié)： 競(jìng)爭(zhēng)冒險(xiǎn)的現(xiàn)象競(jìng)爭(zhēng)冒險(xiǎn)的現(xiàn)象 由于邏輯門輸出的延遲，當(dāng)一個(gè)邏輯門的幾個(gè)輸入端經(jīng)不同的路徑輸入信號(hào)時(shí)，會(huì)產(chǎn)生錯(cuò)誤的邏輯輸出信號(hào)，這種現(xiàn)象稱為競(jìng)爭(zhēng)冒險(xiǎn)。 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因 當(dāng)電路中存在由反相器產(chǎn)生的互補(bǔ)信號(hào)，且在互補(bǔ)信號(hào)的狀態(tài)發(fā)生變化時(shí)，由于反相器的輸出延時(shí)，可能出現(xiàn)冒險(xiǎn)現(xiàn)象

9、。 實(shí)例實(shí)例 發(fā)現(xiàn)并消掉互補(bǔ)變量發(fā)現(xiàn)并消掉互補(bǔ)變量 例如例如 增加乘積項(xiàng)增加乘積項(xiàng) 輸出端并聯(lián)電容器輸出端并聯(lián)電容器 )(CABAFAAFCB時(shí)，在0FACCBAB 1 1、編碼器的定義與功能、編碼器的定義與功能 2 2、集成電路編碼器、集成電路編碼器 1 1、譯碼器的定義及功能、譯碼器的定義及功能 2 2、集成電路譯碼器、集成電路譯碼器 3 3、數(shù)據(jù)分配器、數(shù)據(jù)分配器 1 1、數(shù)據(jù)選擇器的定義及功能、數(shù)據(jù)選擇器的定義及功能 2 2、集成電路數(shù)據(jù)選擇器、集成電路數(shù)據(jù)選擇器 1 1、數(shù)值比較器的定義及功能、數(shù)值比較器的定義及功能 2 2、集成數(shù)值比較器、集成數(shù)值比較器 1 1、半加器和全加器、半

10、加器和全加器 2 2、多位數(shù)加法器、多位數(shù)加法器 3 3、集成加法器及應(yīng)用、集成加法器及應(yīng)用 常用的中規(guī)模組合邏輯器件包括編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)比較器、加法器等。它們可通過(guò)輸入、輸出使能端擴(kuò)展為更復(fù)雜的邏輯系統(tǒng)。 應(yīng)用組合邏輯器件進(jìn)行組合邏輯電路設(shè)計(jì)時(shí)，可用第三章的組合邏輯電路設(shè)計(jì)步驟。 編碼器的定義編碼器的定義 將某一位有效的輸入信息變換為以二進(jìn)制按一定的規(guī)律編排的代碼（多位輸出信息），使每組代碼都對(duì)應(yīng)一位有效輸入信息，這種功能稱為編碼。具有編碼功能的邏輯電路稱為編碼器。 二進(jìn)制編碼位數(shù)n與輸入信息個(gè)數(shù)m有如下關(guān)系：m2n 4 4線線-2-2線編碼器線編碼器 四位輸入信息，二位編碼

11、輸出信息。輸入輸出I0I1I3I4Y1Y0100000010001001010000111321032100321032101IIIIIIIIYIIIIIIIIY 優(yōu)先編碼器優(yōu)先編碼器 在兩個(gè)或更多個(gè)同時(shí)輸入時(shí)，編碼器能夠根據(jù)規(guī)定好的先后次序，即優(yōu)先級(jí)別，只對(duì)優(yōu)先級(jí)別高的輸入進(jìn)行編碼，具有上述功能的邏輯部件稱為優(yōu)先編碼器優(yōu)先編碼器。 4 4線線-2-2線優(yōu)先編碼器線優(yōu)先編碼器 四位輸入信息，二位編碼輸出信息。 鍵盤輸入鍵盤輸入8421BCD8421BCD碼編碼器碼編碼器 功能表功能表 輸入輸出I0I1I2I3Y1Y0100000 x10001xx1010 xxx1113213321032332

12、1IIIIIIIYIIIIIY 8 8線線-3-3線優(yōu)先編碼器線優(yōu)先編碼器7414874148 （CD4532CD4532） 功能表功能表 邏輯圖及化簡(jiǎn)可得各輸出的表達(dá)式： 輸入使能端輸入使能端只有其輸入有效信號(hào)時(shí)，該器件才處于工作狀態(tài)，器件才具有其邏輯功能。 輸出使能端輸出使能端當(dāng)其輸出有效信號(hào)時(shí)，指示該器件正處于工作狀態(tài)，器件具有其邏輯功能。 8 8線線-3-3線優(yōu)先編碼器線優(yōu)先編碼器7414874148的應(yīng)用的應(yīng)用 765643642176543542765476543210012IEIIIEIIIIEIIIIIEIAIEIIEIIIIEIIIIEIAIEIIEIIEIIEIAEOEIG

13、SIIIIIIIIEIEO 譯碼器的定義及功能譯碼器的定義及功能 譯碼的功能譯碼的功能是將具有特定含義的二進(jìn)制碼（多位輸入信號(hào)）進(jìn)行辨別，并轉(zhuǎn)換成一位的有效的輸出信號(hào)（地址譯碼）或轉(zhuǎn)換成另一種二進(jìn)制編碼（代碼轉(zhuǎn)換）。具有譯碼功能的邏輯電路稱為譯碼器譯碼器。 n位的二進(jìn)制碼和m個(gè)輸出信號(hào)之間有如下關(guān)系：m=2n 2 2線線4 4線譯碼器線譯碼器 功能表功能表 二位二進(jìn)制碼輸入，四個(gè)輸出控制信號(hào)，其邏輯表達(dá)式為：ABEIYBAEIYBAEIYBAEIY3210 7413874138集成譯碼器集成譯碼器 功能表功能表 三位輸入二進(jìn)制碼，八個(gè)輸出信號(hào)其邏輯表達(dá)式為：ABCGGGYABCGGGYABCG

14、GGYABCGGGYABCGGGYABCGGGYABCGGGYABCGGGYBABABABABABABABA22172216221522142213221222112210 7413874138集成譯碼器應(yīng)用集成譯碼器應(yīng)用 1. 用譯碼器實(shí)現(xiàn)邏輯函數(shù)例：用3-8譯碼器實(shí)現(xiàn)邏輯函數(shù)解：1）將使能端接成有效，使譯碼器工作有效，即G1接5V，G2A、G2B接地。 2）將輸入變量X、Y、Z分別接到譯碼器的輸入C、B、A端，則： XYZZYXZYXZYXF7420YYYYCBAABCABCABCXYZZYXZYXZYXXYZZYXZYXZYXF 7413874138集成譯碼器應(yīng)用集成譯碼器應(yīng)用 2.功能

15、擴(kuò)展 例：用3-8譯碼器擴(kuò)展為4-16譯碼器，其中4-16譯碼器的輸入變量為D0、D1、D2、D3；輸出變量為Z0、Z1、Z14、Z15G1G2/D3D2/CD1/BD0/AZ15Z14Z8Z7Z6Z1Z01000011111101000111111011101111110111G2G1/D3D2/CD1/BD0/AZ15Z14Z8Z7Z6Z1Z00100011011110011101011111011110111111 7413874138集成譯碼器應(yīng)用集成譯碼器應(yīng)用 2.功能擴(kuò)展G1G2AG2BG1G2AG2BA B CA B C 74427442二十進(jìn)制譯碼器二十進(jìn)制譯碼器 二十進(jìn)制譯碼

16、器是碼制變換譯碼器，它是將輸入BCD碼的10個(gè)代碼譯成10個(gè)高低電平輸出信號(hào)。 七段顯示譯碼器七段顯示譯碼器 1）七段式數(shù)字顯示器（數(shù)碼管） 2）七段顯示譯碼驅(qū)動(dòng)電路 3）7448集成七段顯示譯碼器 （74HC4511） 能將十進(jìn)制的8421BCD碼轉(zhuǎn)換成點(diǎn)亮分段式數(shù)字顯示器顯示碼，所以該譯碼器是代碼轉(zhuǎn)換器。 七段顯示譯碼驅(qū)動(dòng)電路七段顯示譯碼驅(qū)動(dòng)電路 1)邏輯抽象邏輯抽象即確定邏輯輸入輸出變量 輸入A3、A2、A1、A0組成8421BCD碼 輸出Ya、Yb、Yc、Yd、Ye、Yf、Yg組成驅(qū)動(dòng)數(shù)碼管信號(hào)，若采用共陽(yáng)極數(shù)碼管，則Yayg應(yīng)為低電平有效 2）建立真值表建立真值表 3）畫卡諾圖畫卡諾

17、圖 4）寫出邏輯表達(dá)式寫出邏輯表達(dá)式 5）畫出邏輯圖畫出邏輯圖 BCD七端譯碼顯示邏輯電路 數(shù)據(jù)分配器定義數(shù)據(jù)分配器定義 數(shù)據(jù)分配是將一個(gè)源數(shù)據(jù)根據(jù)需要送到多個(gè)不同的通道上去，實(shí)現(xiàn)數(shù)據(jù)分配功能的邏輯電路稱為數(shù)據(jù)分配器數(shù)據(jù)分配器。 數(shù)據(jù)分配器實(shí)現(xiàn)數(shù)據(jù)分配器實(shí)現(xiàn) 數(shù)據(jù)分配器可以用唯一地址譯碼器實(shí)現(xiàn)。如用74138譯碼器實(shí)現(xiàn) 數(shù)據(jù)分配器實(shí)現(xiàn)數(shù)據(jù)分配器實(shí)現(xiàn)例如，當(dāng)G1=1，G2B=0，CBA=010時(shí)： 同理，當(dāng)G1=1，G2B=0，CBA=100時(shí)： 所以：G2A=1，則Y2=1或Y4=1；G2A=0，則Y2=0或Y4=0 譯碼器作為數(shù)據(jù)分配器的功能表功能表 ABAGABCGGGY22212)(AB

18、AGABCGGGY22214)( 數(shù)據(jù)選擇定義數(shù)據(jù)選擇定義 數(shù)據(jù)選擇是指經(jīng)過(guò)選擇，把多個(gè)通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器數(shù)據(jù)選擇器。多路輸入，一路輸出。是數(shù)據(jù)分配器逆過(guò)程。 4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器 功能表功能表 輸出端邏輯表達(dá)式為： 3210BADGDABGADBGDABGYGDmii)( 74LS15174LS151集成電路數(shù)據(jù)選擇器集成電路數(shù)據(jù)選擇器 功能表功能表 多位數(shù)據(jù)輸出選擇可用一位選擇器并聯(lián)并聯(lián)組成，大于八位數(shù)據(jù)輸入選擇可用一位選擇器串聯(lián)串聯(lián)組成。 數(shù)據(jù)選擇器的應(yīng)用數(shù)據(jù)選擇器的應(yīng)用 1 1）邏輯函數(shù)產(chǎn)生器邏輯函數(shù)產(chǎn)生器

19、例：例： 2 2）實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換 721070CBADGDABCGADBCGDABCGDmYiii77665533DmDmDmDmXYZZXYZYXYZXXYZYXYZXL2位八選一數(shù)據(jù)選擇器的連接方法用兩片8選1數(shù)據(jù)選擇器擴(kuò)展為16選一數(shù)據(jù)選擇器的邏輯圖 數(shù)值比較器的定義數(shù)值比較器的定義 數(shù)值比較器就是對(duì)兩數(shù)A、B進(jìn)行比較，以判斷其大小的邏輯電路。比較結(jié)果有AB、AB以及AB三種情況。 一位數(shù)值比較器一位數(shù)值比較器 真值表真值表 由比較器的定義 推出比較器的輸出邏輯式： 兩位數(shù)值比較器兩位數(shù)值比較器 真值表真值表 同理可得兩位比 較器的輸出邏輯式：A

20、BBAFBAFBAFBABABA0011001111001111BABABABABABABABABABABAFFFFFFFFFFF 集成數(shù)值比較器集成數(shù)值比較器74LS8574LS85 74LS85是4位數(shù)值比較器，與兩位數(shù)值比較器相同從高位逐位比較得到結(jié)果。并帶有擴(kuò)展輸入輸出使能位。功能表功能表 邏輯表達(dá)式邏輯表達(dá)式 集成數(shù)值比較器位數(shù)擴(kuò)展集成數(shù)值比較器位數(shù)擴(kuò)展 將四位數(shù)值比較器擴(kuò)展為八位數(shù)值比較器。 74LS85的邏輯圖和引腳圖邏輯圖引腳圖 半加器半加器 半加器是完成一位二進(jìn)制數(shù)相加，并且不考慮低位的進(jìn)位，由真值表可得其輸出邏輯表達(dá)式： 全加器全加器 全加器能進(jìn)行一位加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位信號(hào)相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號(hào)，由真值表真值表和卡諾卡諾圖圖化簡(jiǎn)后可得其邏輯表達(dá)式： ABABCBABAABBABAS1111111)(1iiiiiiiiiiiiiiiiiiiiiiiiiCBABACACBBACCiBiAiCBACBACBACBAS 串行進(jìn)多位加法器串行進(jìn)多位加法器 若有多位數(shù)相加，則可采用并行相加串行進(jìn)位的方式來(lái)完成。 超前進(jìn)位集成超前進(jìn)位集成4 4位加法器位加法器74LS28374LS283 將上一節(jié)中的和表達(dá)式和進(jìn)位表達(dá)式中的A Ai iB Bi i和A Ai i B Bi i定義為G Gi i和P Pi i ，則表達(dá)式可寫