計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)習(xí)題課(2011)

1、高級(jí)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)習(xí)題課題目講解2012-1-4第一章 計(jì)算機(jī)設(shè)計(jì)基本原理 Amdahl定律可改進(jìn)比例：該部件的原執(zhí)行時(shí)間在原系統(tǒng)總執(zhí)行時(shí)間中所占的比例部件加速比可改進(jìn)比例可改進(jìn)比例）（總執(zhí)行時(shí)間總執(zhí)行時(shí)間系統(tǒng)加速比改進(jìn)后改進(jìn)前-11例題選講（1）例例1 1 假設(shè)將某系統(tǒng)的某一部件的處理速度加快到10倍，但該系統(tǒng)的原處理時(shí)間僅為整個(gè)運(yùn)行時(shí)間的40，則采用加快措施后能使整個(gè)系統(tǒng)的性能提高多少？方法一：依 Amdahl定律公式，已知：Fe=0.4，Se=10，求Sn。它說明局部（40%）的大幅度改進(jìn)（10倍）對(duì)全局的作用要小得多（1.56倍）。111.560.40.6410.410nS 方法二：4

2、06044060例題選講（2） 例例2：計(jì)算機(jī)系統(tǒng)中有三個(gè)部件可以改進(jìn)，這三個(gè)部件的部件加速比如下： 部件加速比130； 部件加速比220； 部件加速比310；如果相對(duì)某個(gè)測(cè)試程序三個(gè)部件的可改進(jìn)比例分別為20，20%，70%，要達(dá)到最好改進(jìn)效果，僅對(duì)一個(gè)部件進(jìn)行改進(jìn)時(shí)，選擇那個(gè)部件？如果運(yùn)行兩個(gè)部件，又如何選擇？例題2的解答對(duì)于瓶頸部分進(jìn)行改進(jìn)可以獲得最大的改進(jìn)效果。（第一問）66. 5302 . 0107 . 02 . 07 . 011nS7.2107.07.011nS對(duì)于瓶頸部分進(jìn)行改進(jìn)可以獲得最大的改進(jìn)效果。（第二問）同樣情況下使用改進(jìn)加速比大的方法CPU的性能公式CPI是衡量CPU執(zhí)

3、行指令效率的重要指標(biāo)。讓我們先考慮一個(gè)標(biāo)準(zhǔn)測(cè)速程序的全部執(zhí)行時(shí)間Te和其中所有第i種指令的累計(jì)時(shí)間Ti，易知的加權(quán)平均值。為所有，它表明 ）（ 或者寫為）（ 的關(guān)系CPI與CPI一式，可以得到比較上面第一式與最后)()( 寫另一方面，我們又可以 ， 1 其中： 11i1111iniiiniiiniiiniiiniieniiiiieCPICPICPIICICCPICPIICCPIICCYCLECPIICCYCLECPIICTTICICfCYCLECYCLECPIICTCYCLECPIICT例題選講（3）Typical MixBase Machine (Reg / Reg)OpFreqCycles

4、CPI(i)(% Time)ALU50%1 .5(33%)Load20%2 .4(27%)Store10%2 .2(13%)Branch20%2 .4(27%) 1.5例題選講（4）CPU能耗問題:CPU的動(dòng)態(tài)功率為: unitsiiiidynfAVCkP2例例4 4 某8核CPU能夠動(dòng)態(tài)啟動(dòng)和關(guān)閉工作的核，假設(shè)某一程序80%部分可以并行執(zhí)行，下面有兩個(gè)調(diào)度方案，不考慮L1，L2$對(duì)于計(jì)算過程的影響，CPI在兩種情況下都不變； T0為程序原來執(zhí)行的時(shí)間，P0為單核執(zhí)行不改變時(shí)的功率。請(qǐng)分別計(jì)算該程序運(yùn)行在兩種情況下的實(shí)際功耗實(shí)際功耗。（1）只使用一個(gè)核，其它核關(guān)閉，CPU電壓增加10%，主頻增

5、加20%；（2）使用全部8個(gè)核，CPU電壓增加10%，主頻不變解答 T0為程序原來執(zhí)行的時(shí)間，P0為單核執(zhí)行不改變時(shí)的功率，其執(zhí)行程序的總能耗為W0= T0*P0（1）T1=T0/（1+0.2）=(5/6)T0； P1=（1+10%）2* （1+20% ）* P0 =1.452* P0 W1=T1* P1=1.167 W0（2） T2=(20%+80%/8)*T0=30%T0 P2=（1+10%）2* 8* P0 =9.68 W2=T2* P2=2.904 W0 流水段任何指令類型IFIF/ID.IR MemPC;IF/ID.NPC,PC (if EX/MEM.cond EX/MEM.NPC

6、else PC+4);IDID/EX.A RegsIF/ID.IR6.10; ID/EX.B RegsIF/ID.IR11.15;ID/EX.NPC IF/ID.NPC;ID/EX.IR IF/ID.IR;ID/EX.Imm (IR16)16#IR16.31;ALU指令Load/Store指令分支指令EXEX/MEM.IR ID/EX.IR;EX/MEM.IR ID/EX.IR; EX/MEM.ALUoutput ID/EX.A + ID/EX.Imm;EX/MEM.ALUoutput EX/MEM.ALUoutput ID/EX.NPC + D/EX.Imm;ID/EX.A op ID/EX

7、.BEX/MEM.cond 或(ID/EX.A op 0);EX/MEM.ALUoutput ID/EX.A op ID/EX.Imm;EX/MEM.cond 0;MEMMEM/WB.IR MEM/WB.IR EX/MEM.IR;EX/MEM.IR;MEM/WB.LMD MEM/WB.ALUoutput MemEX/MEM.ALUoutput;EX/MEM.ALUoutput;或MemEX/MEM.ALUoutput EX/MEM.B;WBRegsMEM/WB.IR16.20 MEM/WB.ALUoutput;RegsMEM/WB.IR11.15 MEM/WB.LMD;或例題選講（5） 在DL

8、X流水線上運(yùn)行如右代碼序列。其中，R3的初值是R2396。假設(shè)，在整個(gè)代碼序列的運(yùn)行過程中，所有的存儲(chǔ)器訪問都是命中的，并且在一個(gè)時(shí)鐘周期中對(duì)同一個(gè)寄存器的讀操作和寫操作可以通過寄存器文件定向。問： LOOP:LWR10(R2)ADDIR1R1#1SWR10(R2)ADDIR2R2#4SUBR4R3R2BNZR4LOOP在沒有定向（或旁路）硬件的支持下，請(qǐng)畫出該指令序列執(zhí)行的流水線時(shí)空?qǐng)D。假設(shè)采用排空流水線的策略處理分支指令，且所有的存儲(chǔ)器訪問都可以命中Cache，那么執(zhí)行上面循環(huán)需要多少時(shí)鐘周期假設(shè)該DLX流水線有正常的定向路徑，請(qǐng)畫出該指令序列執(zhí)行的流水線時(shí)空?qǐng)D。假設(shè)采用預(yù)測(cè)分支失敗的策略

9、處理分支指令，其所有的存儲(chǔ)器訪問都可以命中Cache，那么執(zhí)行上面循環(huán)需要多少時(shí)鐘周期 123456789101112131415161718192021LOOP:LWR10(R2)IFIDEXMEMWBADDIR1R1#1IFIDSSEXMEMWBSW0(R2)R1IFSSIDSSEXMEMWBADDIR2R2#4SSIFSSIDEXMEMWBSUBR4R3R2SSIFIDSSEXMEMWBBNZR4LOOPIFSSIDSSEXMEMIF需要進(jìn)行396/4=99次循環(huán)，由于每次分支都清空流水線。從上圖可以看出每次循環(huán)需要16個(gè)時(shí)鐘周期，因此總共需要的時(shí)鐘周期數(shù)為99161584(或1583)

10、表3.5列出了在改進(jìn)后的流水線數(shù)據(jù)通路上處理分支指令的一些操作123456789101112131415161718192021LOOP:LWR10(R2)IFIDEXMEMWBADDIR1R1#1IFIDSEXMEMWBSW0(R2)R1IFSIDEXMEMWBADDIR2R2#4SIFIDEXMEMWBSUBR4R3R2IFIDEXMEMWBBNZR4LOOPIFID-sIDEXMEMIFiiiLWR10(R2)IF需要進(jìn)行396/4=99次循環(huán)，由于每次分支預(yù)測(cè)都失敗，并且在ID段需要計(jì)算分支目標(biāo)和分支條件。從上圖可以看出每次循環(huán)需要9個(gè)時(shí)鐘周期，因此總共需要的時(shí)鐘周期數(shù)為989+108

11、92（或者891）例題選講（6） 在下面Tomasulo結(jié)構(gòu)上執(zhí)行指令，分別計(jì)算每條指令寫結(jié)果階段的時(shí)間（時(shí)鐘周期數(shù)），并畫出相應(yīng)的時(shí)空?qǐng)D。FP addersAdd1Add2Add3FP multipliersMult1Mult2From MemFP RegistersReservation StationsCommon Data Bus (CDB)To MemFP OpQueueLoad BuffersStore BuffersLoad1Load2Load3Load4Load5Load6LatencyLDF634+R21LDF245+R31MULTDF0F2F410SUBDF8F6F22DI

12、VDF10F0F640ADDD F6F8F22LDF634+R2IES EC WLDF245+R3IES EC WMULTDF0 F2 F4ISES EEEEEEEEEEC WSUBDF8 F6 F2IES EEC WDIVDF10F0 F6ISSSSSSSSSSES EEEEC WADD F6 F8 F2ISESEECWTomasulo ExampleInstruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2Load1NoLDF245+R3Load2NoMULTDF0F2F4Load3NoSU

13、BDF8F6F2DIVDF10F0F6ADDDF6F8F2Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1NoAdd2NoAdd3NoMult1NoMult2NoRegister result status:ClockF0F2F4F6F8F10F12.F300FUTomasulo Example Cycle 1Instruction status:ExecWriteInstructionjkIssueComp ResultBusyAddressLDF634+R21Load1Yes34+R2LDF245+R3Load2NoMULTD

14、F0F2F4Load3NoSUBDF8F6F2DIVDF10F0F6ADDDF6F8F2Reservation Stations:S1S2RSRSTimeNameBusyOpVjVkQjQkAdd1NoAdd2NoAdd3NoMult1NoMult2NoRegister result status:ClockF0F2F4F6F8F10F12.F301FULoad1Tomasulo Example Cycle 2Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R21Load1Yes34+R2

15、LDF245+R32Load2Yes45+R3MULTDF0F2F4Load3NoSUBDF8F6F2DIVDF10F0F6ADDDF6F8F2Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1NoAdd2NoAdd3NoMult1NoMult2NoRegister result status:ClockF0F2F4F6F8F10F12.F302FULoad2Load1Tomasulo Example Cycle 3Instruction status:ExecWriteInstructionjkIssue Comp ResultB

16、usy AddressLDF634+R213Load1Yes34+R2LDF245+R32Load2Yes45+R3MULTDF0F2F43Load3NoSUBDF8F6F2DIVDF10F0F6ADDDF6F8F2Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1NoAdd2NoAdd3NoMult1Yes MULTDR(F4) Load2Mult2NoRegister result status:ClockF0F2F4F6F8F10F12.F303FUMult1Load2Load1Tomasulo Example Cycle 4

17、Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Load1NoLDF245+R324Load2Yes45+R3MULTDF0F2F43Load3NoSUBDF8F6F24DIVDF10F0F6ADDDF6F8F2Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1YesSUBD M(A1)Load2Add2NoAdd3NoMult1Yes MULTDR(F4) Load2Mult2NoRegister result st

18、atus:ClockF0F2F4F6F8F10F12.F304FUMult1Load2M(A1) Add1Tomasulo Example Cycle 5Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F43Load3NoSUBDF8F6F24DIVDF10F0F65ADDDF6F8F2Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQk2 Add1YesSU

19、BD M(A1) M(A2)Add2NoAdd3No10 Mult1Yes MULTDM(A2) R(F4)Mult2YesDIVDM(A1) Mult1Register result status:ClockF0F2F4F6F8F10F12.F305FUMult1 M(A2)M(A1) Add1Mult2Tomasulo Example Cycle 6Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F43Lo

20、ad3NoSUBDF8F6F24DIVDF10F0F65ADDDF6F8F26Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQk1 Add1YesSUBD M(A1) M(A2)Add2Yes ADDD M(A2) Add1Add3No9 Mult1Yes MULTDM(A2) R(F4)Mult2YesDIVDM(A1) Mult1Register result status:ClockF0F2F4F6F8F10F12.F306FUMult1 M(A2)Add2Add1Mult2Tomasulo Example Cycle 7Instru

21、ction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F43Load3NoSUBDF8F6F247DIVDF10F0F65ADDDF6F8F26Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQk0 Add1YesSUBD M(A1) M(A2)Add2Yes ADDD M(A2) Add1Add3No8 Mult1Yes MULTDM(A2) R(F4)Mult2YesDIV

22、DM(A1) Mult1Register result status:ClockF0F2F4F6F8F10F12.F307FUMult1 M(A2)Add2Add1Mult2Tomasulo Example Cycle 8Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F43Load3NoSUBDF8F6F2478DIVDF10F0F65ADDDF6F8F26Reservation Stations:S1S2R

23、SRSTime NameBusyOpVjVkQjQkAdd1No2 Add2Yes ADDD (M-M) M(A2)Add3No7 Mult1Yes MULTDM(A2) R(F4)Mult2YesDIVDM(A1) Mult1Register result status:ClockF0F2F4F6F8F10F12.F308FUMult1 M(A2)Add2 (M-M) Mult2Tomasulo Example Cycle 9Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Lo

24、ad1NoLDF245+R3245Load2NoMULTDF0F2F43Load3NoSUBDF8F6F2478DIVDF10F0F65ADDDF6F8F26Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1No1 Add2Yes ADDD (M-M) M(A2)Add3No6 Mult1Yes MULTDM(A2) R(F4)Mult2YesDIVDM(A1) Mult1Register result status:ClockF0F2F4F6F8F10F12.F309FUMult1 M(A2)Add2 (M-M) Mult2Tom

25、asulo Example Cycle 10Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F43Load3NoSUBDF8F6F2478DIVDF10F0F65ADDDF6F8F2610Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1No0 Add2Yes ADDD (M-M) M(A2)Add3No5 Mult1Yes MULTDM(A2) R

26、(F4)Mult2YesDIVDM(A1) Mult1Register result status:ClockF0F2F4F6F8F10F12.F3010FUMult1 M(A2)Add2 (M-M) Mult2Tomasulo Example Cycle 11Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F43Load3NoSUBDF8F6F2478DIVDF10F0F65ADDDF6F8F261011Re

27、servation Stations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1NoAdd2NoAdd3No4 Mult1Yes MULTDM(A2) R(F4)Mult2YesDIVDM(A1) Mult1Register result status:ClockF0F2F4F6F8F10F12.F3011FUMult1 M(A2)(M-M+M) (M-M) Mult2Tomasulo Example Cycle 12Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF63

28、4+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F43Load3NoSUBDF8F6F2478DIVDF10F0F65ADDDF6F8F261011Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1NoAdd2NoAdd3No3 Mult1Yes MULTDM(A2) R(F4)Mult2YesDIVDM(A1) Mult1Register result status:ClockF0F2F4F6F8F10F12.F3012FUMult1 M(A2)(M-M+M) (M-M) Mult2Tomasu

29、lo Example Cycle 13Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F43Load3NoSUBDF8F6F2478DIVDF10F0F65ADDDF6F8F261011Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1NoAdd2NoAdd3No2 Mult1Yes MULTDM(A2) R(F4)Mult2YesDIVDM(A1)

30、 Mult1Register result status:ClockF0F2F4F6F8F10F12.F3013FUMult1 M(A2)(M-M+M) (M-M) Mult2Tomasulo Example Cycle 14Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F43Load3NoSUBDF8F6F2478DIVDF10F0F65ADDDF6F8F261011Reservation Stations

31、:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1NoAdd2NoAdd3No1 Mult1Yes MULTDM(A2) R(F4)Mult2YesDIVDM(A1) Mult1Register result status:ClockF0F2F4F6F8F10F12.F3014FUMult1 M(A2)(M-M+M) (M-M) Mult2Tomasulo Example Cycle 152/9/2009CS252-S09, Lecture 634Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy

32、AddressLDF634+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F4315Load3NoSUBDF8F6F2478DIVDF10F0F65ADDDF6F8F261011Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1NoAdd2NoAdd3No0 Mult1Yes MULTDM(A2) R(F4)Mult2YesDIVDM(A1) Mult1Register result status:ClockF0F2F4F6F8F10F12.F3015FUMult1 M(A2)(M-M+M) (M-

33、M) Mult2Tomasulo Example Cycle 16Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F431516Load3NoSUBDF8F6F2478DIVDF10F0F65ADDDF6F8F261011Reservation Stations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1NoAdd2NoAdd3NoMult1No40 Mult2YesDIVDM*F4

34、 M(A1)Register result status:ClockF0F2F4F6F8F10F12.F3016FUM*F4 M(A2)(M-M+M) (M-M) Mult2Tomasulo Example Cycle 57Instruction status:ExecWriteInstructionjkIssue Comp ResultBusy AddressLDF634+R2134Load1NoLDF245+R3245Load2NoMULTDF0F2F431516Load3NoSUBDF8F6F2478DIVDF10F0F655657ADDDF6F8F261011Reservation S

35、tations:S1S2RSRSTime NameBusyOpVjVkQjQkAdd1NoAdd2NoAdd3NoMult1NoMult2YesDIVDM*F4 M(A1)Register result status:ClockF0F2F4F6F8F10F12.F3056FUM*F4 M(A2)(M-M+M) (M-M) Result例題選講（7） 考察如下循環(huán)程序 for (i=1; i=100; i=i+1) Ai = Ai + Bi; /* S1 */Bi+1 = Ci + Di+1; /* S2 */S1與S2之間存在何種相關(guān)關(guān)系？這個(gè)循環(huán)程序是否可以并行，若可以，如何使其并行？解：S

36、1中使用的值是上次循環(huán)S2計(jì)算的結(jié)果，即S2和S1之間存在循環(huán)體間相關(guān)；但S2并不相關(guān)于S1。只要相關(guān)關(guān)系不形成環(huán)狀，循環(huán)程序就可以并行。1.不存在S1到S2的相關(guān)路徑，因此可以把S1和S2對(duì)調(diào)不影響S2的執(zhí)行；2.在第一次循環(huán)中，S1中使用初始值B1，是在循環(huán)初始化之前就已經(jīng)計(jì)算出來A1=A1+B1;for (i=1; i=100; i=i+1) Bi+1 = Ci + Di+1; Ai+1 = Ai+1 + Bi+1; B101 = C100 + D100現(xiàn)在這兩條語(yǔ)句之間不再存在循環(huán)體間的相關(guān)關(guān)系，從而可以讓不同循環(huán)體的語(yǔ)句重疊執(zhí)行。例題選講（8）某人按照標(biāo)準(zhǔn)五段流失線設(shè)計(jì)7段順序發(fā)射流

37、水線，增加指令和數(shù)據(jù)cache存取階段到2個(gè)時(shí)鐘周期，如上圖所示。并且流水線不具有任何分支預(yù)測(cè)機(jī)制。并且分支計(jì)算比較簡(jiǎn)單，不需要ALU操作。請(qǐng)問：（1）在此流水線中分支目標(biāo)最早在那個(gè)段獲得；（2）分支產(chǎn)生多少時(shí)鐘的延遲（3）假設(shè)1/6的指令是分支指令，并且3/5分支成功，并且CPI為1，請(qǐng)問此流水線CPI是多少答（1）Decode （2）2 （3）1+1/6*3/5*2=1.2例題選講（9）一個(gè)程序放在6個(gè)內(nèi)存塊中, 運(yùn)行時(shí)分給該程序的Cache塊為3個(gè)塊, 每個(gè)內(nèi)存塊都可以放在這3個(gè)Cache塊中的任意位置，執(zhí)行的順序如下: P1,P2,P3,P4,P2,P3,P5,P5,P4,P6,P3,

38、P3,P2,P1,P5 畫FIFO，LRU替換方法的調(diào)度過程圖, 若調(diào)入和命中都算命中, 標(biāo)出兩種方法的命中率.時(shí)間123456789101112131415塊地址流P1P2P3P4P2P3P5P5P4P6P3P3P2P1P5FIFO算法P1P1*P1*P4P4P4P4P4P4P4*P3P3P3P3*P5P2P2P2*P2*P2*P5P5P5P5P5*P5*P2P2P2*P3P3P3P3P3*P3*P3*P6P6P6P6*P1P1入入入替中中替中中替替中替替替時(shí)間123456789101112131415塊地址流P1P2P3P4P2P3P5P5P4P6P3P3P2P1P5LRU算法P1P1*P

39、1*P4P4P4*P5P5P5P5*P3P3P3P3*P5P2P2P2*P2P2P2*P2*P4P4P4*P4*P2P2P2P3P3P3*P3P3P3P3*P6P6P6P6*P1P1入入入替中中替中替替替中替替替例題選講（10）在某個(gè)Cache 中, 主存有32塊(0-31), Cache 有8塊(0-7), 分為4組, 每塊的大小為32 個(gè)字節(jié) 寫出主存地址格式, 并標(biāo)出各字段長(zhǎng)度; 在一個(gè)采用組相連映像方式下，寫出Cache 地址格式, 并標(biāo)出各字段長(zhǎng)度; 主存27塊單元的數(shù)據(jù)可能會(huì)放Cache 中的那些塊?1. 若Cache 2, 7塊被占用,主存123H(16進(jìn)制)單元的數(shù)據(jù)可能會(huì)放Cache 中的那些塊? 43 Cache01234567Memory 1111111111222222222233012345678901234567890123456789012-Way Assoc(12 mod 4) = 0解答主存的地址為10位（32個(gè)塊，每塊32個(gè)字節(jié)）Cache的地址為8位（8個(gè)塊，每塊32個(gè)字節(jié)）27MOD43，也就是映射到第四組內(nèi)，也就是Cache中的6,7兩塊中127H/20H9，也就是內(nèi)存中第9塊中， 9MOD41也就是映射到cache中的第二組內(nèi)，第2