第四講_模數轉換器ADC

1、模/數轉換 ADC 在現實世界中，許多量都是模擬量，例如電壓、電流、溫度、濕度、壓力等信號，而在DSP等微控制器的世界中，所有的量卻都是數字量，那如何實現將現實世界的模擬量提供給DSP等微控制器呢？ ADC1、F281x內部的ADC模塊 2、ADC模塊的工作方式3、ADC模塊的中斷4、ADC模塊的寄存器5.1 2812內部的ADC模塊 ADC模塊是一個模塊是一個12位位分辨率的、具有流水線結分辨率的、具有流水線結構的模數轉換器構的模數轉換器 。 X281X的的ADC模塊一共具有模塊一共具有16個個采樣通道，分采樣通道，分成了兩組，成了兩組， 一組為一組為ADCINA0ADCINA7，另一組為，

2、另一組為ADCINB0ADCINB7，轉換時間在，轉換時間在80ns以內。以內。 轉換結果存儲在轉換結果存儲在ADCRESULT0 ADCRESULT15，16個結果寄存器中。個結果寄存器中。ADC模塊的結構框圖（P143） 雖然雖然ADC模塊具有多個輸入通道，但是它內部模塊具有多個輸入通道，但是它內部只有只有1個轉換器，也就是說同一時刻只能對個轉換器，也就是說同一時刻只能對1路路輸入信號進行轉換。當有多路信號需要轉換時，輸入信號進行轉換。當有多路信號需要轉換時，ADC模塊該怎么辦呢？模塊該怎么辦呢？多路轉換示意圖多路轉換示意圖ADC模塊的特點 一共有一共有16個模擬量輸入引腳，將這個模擬量輸

3、入引腳，將這16個輸入引個輸入引腳分成了兩組，腳分成了兩組，A組的引腳為組的引腳為ADCINA0ADCINA7，B組的引腳為組的引腳為ADCINB0ADCINB7。 ADC內核內置有內核內置有2個個采樣保持器采樣保持器S/H-A和和S/H-B，從前面的學習可以知道，引腳從前面的學習可以知道，引腳ADCINA0ADCINA7對應于采樣保持器對應于采樣保持器S/H-A，引腳，引腳ADCINB0ADCINB7對應于采樣保對應于采樣保持器持器S/H-B。 ADC模擬輸入的范圍為模擬輸入的范圍為03V。 AD端口的嵌位電路 ADC模塊的時鐘頻率最高可配置為模塊的時鐘頻率最高可配置為25MHz，采樣頻率最

4、高為采樣頻率最高為12.5MIPS，也就是說每秒最，也就是說每秒最高能完成高能完成12.5個個百萬次的采樣。百萬次的采樣。 ADC模塊的自動序列發(fā)生器可以按模塊的自動序列發(fā)生器可以按兩個獨立兩個獨立的的8狀態(tài)序列發(fā)生器狀態(tài)序列發(fā)生器(SEQ1和和SEQ2)來運行，來運行，也可以按也可以按一個一個16狀態(tài)的序列發(fā)生器狀態(tài)的序列發(fā)生器(SEQ)來運來運行。行。 ADC模塊對一個序列的通道開始轉換必須需模塊對一個序列的通道開始轉換必須需要有一個要有一個啟動信號啟動信號，或者說是一個，或者說是一個觸發(fā)信號。觸發(fā)信號。 序列發(fā)生器序列發(fā)生器SEQ1SEQ2SEQ啟動方式啟動方式軟件立即啟動(S/W)EV

5、A的多種事件外部引腳(GPIO/XINT2_ADCSOC)軟件立即啟動(S/W)EVB的多種事件軟件立即啟動(S/W)EVA的多種事件EVB的多種事件外部引腳(GPIO/XINT2_ADCSOC) ADC模塊共有模塊共有16個結果寄存器個結果寄存器ADCRESULT0ADCRESULT15，用來保存，用來保存轉換的數值。每個結果寄存器都是轉換的數值。每個結果寄存器都是16位位的，而的，而X281X的的ADC是是12位的，也就是說轉換后的數位的，也就是說轉換后的數字值最高只有字值最高只有12位，那這個位，那這個12位的值是如何放位的值是如何放在在16位的結果寄存器中的呢？位的結果寄存器中的呢？

6、VoltInputADCLOADResult*655203.0VoltInputADCLO(ADResult4)*40953.0 模擬量與數字量關系：模擬量與數字量關系：5.2 ADC的時鐘頻率和采樣頻率-1假設外部晶振的頻率為假設外部晶振的頻率為OSCCLK Hz，通常選用的是，通常選用的是30M的晶振。的晶振。外部晶振經過外部晶振經過PLL模塊產生模塊產生CPU時鐘時鐘SYSCLKOUT，如果，如果PLL模塊模塊的值為的值為m，則有：，則有： OSCCLK*mSYSCLKOUT(m!0)2SYSCLKOUTOSCCLK(m0)然后，然后，CPU時鐘信號經過高速時鐘預定標器時鐘信號經過高速時

7、鐘預定標器HISPCP之后，生成高速外設時鐘之后，生成高速外設時鐘HSPCLK，假設假設HISPCP寄存器的值為寄存器的值為n，則有：，則有：SYSCLKOUTHSPCLK(n!0)2*nHSPCLKSYSCLKOUT(n0)5.2 ADC的時鐘頻率和采樣頻率-2 AD控制寄存器控制寄存器ADCTRL3的第的第0到第到第3位，也就是功能位位，也就是功能位ADCLKPS，可以對可以對HSPCLK進行分頻，進行分頻，此外，此外，AD控制寄存器控制寄存器ADCTRL1的的CPS位位另外還可以提供一個另外還可以提供一個2分頻分頻，因此，可以得到因此，可以得到ADC模塊的時鐘模塊的時鐘ADCLK為：為：

8、HSPCLKADCLK(ADCLKPS0)CPS1HSPCLKADCLK(ADCLKPS!0)2*ADCLKPS*(CPS1)5.2 ADC的時鐘頻率和采樣頻率-3ADC時鐘頻率時鐘頻率 ADC的時鐘頻率就是每秒有多少個時鐘脈沖的意思，它是ADC模塊運行的基礎 正如上面所介紹的，它是由系統(tǒng)時鐘經過很多環(huán)節(jié)分頻后得到的，它取決于外部的時鐘輸入和各個環(huán)節(jié)的倍頻或者分頻的系數。 ADC采樣頻率采樣頻率 采樣頻率是指ADC模塊每秒能夠完成多少次的采樣，采樣頻率取決于啟動ADC的頻率。啟動ADC的方式有很多，比如利用軟件直接啟動，利用事件管理器的某些事件，或者是利用外部引腳來啟動。啟動ADC的頻率才是A

9、DC的采樣頻率，例如：如果每隔1ms啟動一次ADC，那么ADC的采樣頻率就為1KHz。 ADC轉換時間轉換時間 轉換時間是指ADC模塊完成一個通道或者一個序列的轉換所需要的時間，很顯然，轉換時間是由ADC的時鐘頻率來決定的。 ADC模塊的結構框圖（P143）5.3 ADC模塊的工作方式模塊的工作方式 ADC模塊既支持2個8狀態(tài)序列發(fā)生器SEQ1和SEQ2分開獨立工作，此時稱為雙序列發(fā)生器方式，也支持序列發(fā)生器SEQ1和SEQ2級聯成一個16狀態(tài)序列發(fā)生器SEQ來工作，此時稱為單序列發(fā)生器方式，或者稱為級聯方式。采樣方式采樣方式 并發(fā)采樣：并發(fā)采樣：S/H-A和和S/H-B并發(fā)采樣，即采完并發(fā)采

10、樣，即采完A0，就采，就采B0，采完，采完A1，就采，就采B1?？偸浅?。總是成對出現的。對出現的。 序列采樣模式：序列采樣模式：是按順序單個來的，即先采是按順序單個來的，即先采A0-A7，再采，再采B0-B7。 序列發(fā)生器序列發(fā)生器SEQ1和和SEQ2、SEQ，序列的從，序列的從CONV00-CONV15。一種是雙個的，。一種是雙個的，SEQ1的的CONV00-07,SEQ2的的CONV08-15。1）雙序列發(fā)生器模式下順序采樣）雙序列發(fā)生器模式下順序采樣2）雙序列發(fā)生器模式下并發(fā)采樣）雙序列發(fā)生器模式下并發(fā)采樣3）級聯模式下順序采樣）級聯模式下順序采樣4）級聯模式下并發(fā)采樣）級聯模式下并發(fā)采

11、樣ADC輸入通道選擇序列控制寄存器輸入通道選擇序列控制寄存器 F281X的的16個通道可以通過個通道可以通過編程編程來為序列發(fā)生器中需來為序列發(fā)生器中需要轉換的通道要轉換的通道安排順序安排順序，這個功能就需要通過，這個功能就需要通過ADC輸輸入通道選擇序列控制寄存器入通道選擇序列控制寄存器ADCCHSELSEQx(x=1，2，3，4)來實現。每一個輸入通斷選擇序列控制寄存器都來實現。每一個輸入通斷選擇序列控制寄存器都是是16位的，被分成了位的，被分成了4個功能位個功能位CONVxx，每一個功能，每一個功能位占據寄存器的位占據寄存器的4個位個位 。ADC輸入通道選擇序列控制寄存器序列發(fā)生器序列發(fā)

12、生器對應的通道選擇對應的通道選擇控制寄存器控制寄存器CONVxx對應的引腳對應的引腳SEQ1ADCCHSELSEQ1ADCCHSELSEQ2CONV00CONV07ADCINA0ADCINA7SEQ2ADCCHSELSEQ3ADCCHSELSEQ4CONV08CONV15ADCINB0ADCINB7SEQADCCHSELSEQ1ADCCHSELSEQ2ADCCHSELSEQ3ADCCHSELSEQ4CONV00CONV15ADCINA0ADCINA7ADCINB0ADCINB7各個序列發(fā)生器所對應的寄存器和可選用的通道情況各個序列發(fā)生器所對應的寄存器和可選用的通道情況 1）雙序列發(fā)生器模式下順

13、序采樣）雙序列發(fā)生器模式下順序采樣 假設需要對ADCINA0ADCINA7，ADCINB0ADCINB7這16路通道進行采樣，ADC模塊工作于雙序列發(fā)生器模式，并采用順序采樣。ADCCHSELSEQ1CONV000000(ADCINA0)ADCCHSELSEQ3CONV081000(ADCINB0)CONV010001(ADCINA1)CONV091001(ADCINB1)CONV020010(ADCINA2)CONV101010(ADCINB2)CONV030011(ADCINA3)CONV111011(ADCINB3)ADCCHSELSEQ2CONV040100(ADCINA4)ADCCH

14、SELSEQ4CONV121100(ADCINB4)CONV050101(ADCINA5)CONV131101(ADCINB5)CONV060110(ADCINA6)CONV141110(ADCINB6)CONV070111(ADCINA7)CONV151111(ADCINB7) 雙序列發(fā)生器順序采樣模式下雙序列發(fā)生器順序采樣模式下16路通道時路通道時ADCCHSELSEQn位情況位情況 雙序列發(fā)生器順序采樣模式下序列發(fā)生器雙序列發(fā)生器順序采樣模式下序列發(fā)生器16路通道選路通道選擇情況擇情況 ： AdcRegs.ADCTRL1.bit.SEQ_CASC=0; AdcRegs.ADCTRL1.b

15、it.SEQ_CASC=0; /選擇雙序列發(fā)生器模式選擇雙序列發(fā)生器模式 AdcRegs.ADCTRL3.bit.SMODE_SEL=0;AdcRegs.ADCTRL3.bit.SMODE_SEL=0; /選擇順序采樣模式選擇順序采樣模式 AdcRegs.MAX_CONV.all=0 x0077;AdcRegs.MAX_CONV.all=0 x0077; /每個序列發(fā)生器最大采樣通道數為每個序列發(fā)生器最大采樣通道數為8 8，總共可采樣，總共可采樣1616通道通道 /SEQ1/SEQ1將用到將用到ADCCHSELSEQ1ADCCHSELSEQ1、ADCCHSELSEQ2ADCCHSELSEQ2，

16、SEQ2SEQ2將用到將用到ADCCHSELSEQ3ADCCHSELSEQ3、ADCCHSELSEQ4ADCCHSELSEQ4 AdcRegs.CHSELSEQ1.bit.CONV00=0 x0; /采樣采樣ADCINA0ADCINA0通道通道 AdcRegs.CHSELSEQ1.bit.CONV01=0 x1; /采樣采樣ADCINA1ADCINA1通道通道 AdcRegs.CHSELSEQ1.bit.CONV02=0 x2; /采樣采樣ADCINA2ADCINA2通道通道 AdcRegs.CHSELSEQ1.bit.CONV03=0 x3; /采樣采樣ADCINA3ADCINA3通道通道

17、AdcRegs.CHSELSEQ2.bit.CONV04=0 x4; /采樣采樣ADCINA4ADCINA4通道通道 AdcRegs.CHSELSEQ2.bit.CONV05=0 x5; /采樣采樣ADCINA5ADCINA5通道通道 AdcRegs.CHSELSEQ2.bit.CONV06=0 x6; /采樣采樣ADCINA6ADCINA6通道通道 AdcRegs.CHSELSEQ2.bit.CONV07=0 x7; /采樣采樣ADCINA7ADCINA7通道通道 AdcRegs.CHSELSEQ3.bit.CONV08=0 x8; /采樣采樣ADCINB0ADCINB0通道通道 AdcRe

18、gs.CHSELSEQ3.bit.CONV09=0 x9; /采樣采樣ADCINB1ADCINB1通道通道 AdcRegs.CHSELSEQ3.bit.CONV10=0 xA; /采樣采樣ADCINB2ADCINB2通道通道 AdcRegs.CHSELSEQ3.bit.CONV11=0 xB; /采樣采樣ADCINB3ADCINB3通道通道 AdcRegs.CHSELSEQ4.bit.CONV12=0 xC; /采樣采樣ADCINB4ADCINB4通道通道 AdcRegs.CHSELSEQ4.bit.CONV13=0 xD; /采樣采樣ADCINB5ADCINB5通道通道 AdcRegs.CH

19、SELSEQ4.bit.CONV14=0 xE; /采樣采樣ADCINB6ADCINB6通道通道 AdcRegs.CHSELSEQ4.bit.CONV15=0 xF; /采樣采樣ADCINB7ADCINB7通道通道初始化代碼：初始化代碼：最大轉換通道寄存器的結構最大轉換通道寄存器的結構MAX_CONVADC控制寄存器控制寄存器1ADC控制寄存器控制寄存器3雙序列發(fā)生器順序采樣模式下雙序列發(fā)生器順序采樣模式下16路通道轉換結果：路通道轉換結果： 2）雙序列發(fā)生器模式下并發(fā)采樣）雙序列發(fā)生器模式下并發(fā)采樣 假設需要對ADCINA0ADCINA7，ADCINB0ADCINB7這16路通道進行采樣，A

20、DC模塊工作于雙序列發(fā)生器模式，并采用并發(fā)采樣。 ADCCHSELSEQ1CONV000000(ADCINA0)ADCCHSELSEQ3CONV081000(ADCINB4)CONV010001(ADCINA1)CONV091001(ADCINB5)CONV020010(ADCINA2)CONV101010(ADCINB6)CONV030011(ADCINA3)CONV111011(ADCINB7)ADCCHSELSEQ2CONV04ADCCHSELSEQ4CONV12CONV05CONV13CONV06CONV14CONV07CONV15 雙序列發(fā)生器并發(fā)采樣模式下雙序列發(fā)生器并發(fā)采樣模式下

21、16路通道時路通道時ADCCHSELSEQn位情況位情況 :雙序列發(fā)生器并發(fā)采樣模式下序列發(fā)生器雙序列發(fā)生器并發(fā)采樣模式下序列發(fā)生器16路通道選擇情況路通道選擇情況 :AdcRegs.ADCTRL1.bit.SEQ_CASC=0;AdcRegs.ADCTRL1.bit.SEQ_CASC=0; /選擇雙序列發(fā)生器模式選擇雙序列發(fā)生器模式AdcRegs.ADCTRL3.bit.SMODE_SEL=1;AdcRegs.ADCTRL3.bit.SMODE_SEL=1; /選擇并發(fā)采樣模式選擇并發(fā)采樣模式AdcRegs.MAX_CONV.all=0 x0033;AdcRegs.MAX_CONV.all=

22、0 x0033;/由于并發(fā)采樣是一對通道、一對通道采樣，采由于并發(fā)采樣是一對通道、一對通道采樣，采1616個通道，總共只需設置個通道，總共只需設置8 8個通道。個通道。SEQ1SEQ1和和SEQ2SEQ2各設置各設置4 4個通道，個通道，SEQ1SEQ1將用到將用到ADCCHSELSEQ1ADCCHSELSEQ1，SEQ2SEQ2將用到將用到SDCCHSELSEQ3SDCCHSELSEQ3。AdcRegs.CHSELSEQ1.bit.CONV00=0 x0; /AdcRegs.CHSELSEQ1.bit.CONV00=0 x0; /采樣采樣ADCINA0ADCINA0和和ADCINBADCIN

23、BAdcRegs.CHSELSEQ1.bit.CONV01=0 x1; AdcRegs.CHSELSEQ1.bit.CONV01=0 x1; /采樣采樣ADCINA1ADCINA1和和ADCINB1ADCINB1 AdcRegs.CHSELSEQ1.bit.CONV02=0 x2; AdcRegs.CHSELSEQ1.bit.CONV02=0 x2; /采樣采樣ADCINA2ADCINA2和和ADCINB2ADCINB2 AdcRegs.CHSELSEQ1.bit.CONV03=0 x3AdcRegs.CHSELSEQ1.bit.CONV03=0 x3; /; /采樣采樣ADCINA3ADCI

24、NA3和和ADCINB3ADCINB3 AdcRegs.CHSELSEQ3.bit.CONV08=0 xC; AdcRegs.CHSELSEQ3.bit.CONV08=0 xC; /采樣采樣ADCINA4ADCINA4和和ADCINB4ADCINB4 AdcRegs.CHSELSEQ3.bit.CONV09=0 xD; AdcRegs.CHSELSEQ3.bit.CONV09=0 xD; /采樣采樣ADCINA5ADCINA5和和ADCINB5ADCINB5 AdcRegs.CHSELSEQ3.bit.CONV10=0 xE; AdcRegs.CHSELSEQ3.bit.CONV10=0 xE

25、; /采樣采樣ADCINA6ADCINA6和和ADCINB6ADCINB6 AdcRegs.CHSELSEQ3.bit.CONV11=0 xF; AdcRegs.CHSELSEQ3.bit.CONV11=0 xF; /采樣采樣ADCINA7ADCINA7和和ADCINB7ADCINB7雙序列發(fā)生器并發(fā)采樣模式下雙序列發(fā)生器并發(fā)采樣模式下16路通道轉換結果路通道轉換結果 3）級聯模式下順序采樣）級聯模式下順序采樣 假設需要對ADCINA0ADCINA7，ADCINB0ADCINB7這16路通道進行采樣，ADC模塊工作于級聯模式，并采用順序采樣。ADCCHSELSEQ1CONV000000(ADC

26、INA0)ADCCHSELSEQ3CONV081000(ADCINB0)CONV010001(ADCINA1)CONV091001(ADCINB1)CONV020010(ADCINA2)CONV101010(ADCINB2)CONV030011(ADCINA3)CONV111011(ADCINB3)ADCCHSELSEQ2CONV040100(ADCINA4)ADCCHSELSEQ4CONV121100(ADCINB4)CONV050101(ADCINA5)CONV131101(ADCINB5)CONV060110(ADCINA6)CONV141110(ADCINB6)CONV070111(A

27、DCINA7)CONV151111(ADCINB7) 級聯順序采樣模式下級聯順序采樣模式下16路通道時路通道時ADCCHSELSEQn位情況位情況 級聯順序采樣模式下序列發(fā)生器級聯順序采樣模式下序列發(fā)生器16路通道選擇情況路通道選擇情況 雙序列順序采樣模式下序列發(fā)生器雙序列順序采樣模式下序列發(fā)生器16路通道選擇情況路通道選擇情況 AdcRegs.ADCTRL1.bit.SEQ_CASC=1; AdcRegs.ADCTRL1.bit.SEQ_CASC=1; /選擇級聯模式選擇級聯模式 AdcRegs.ADCTRL3.bit.SMODE_SEL=0;AdcRegs.ADCTRL3.bit.SMOD

28、E_SEL=0; /選擇順序采樣模式選擇順序采樣模式 AdcRegs.MAX_CONV.all=0 x000F;AdcRegs.MAX_CONV.all=0 x000F;/序列發(fā)生器最大采樣通道數為序列發(fā)生器最大采樣通道數為1616，一次采，一次采1 1個通道，總共可采個通道，總共可采1616通道通道 /SEQ/SEQ將用到將用到ADCCHSELSEQ1ADCCHSELSEQ1、ADCCHSELSEQ2ADCCHSELSEQ2、ADCCHSELSEQ3ADCCHSELSEQ3、ADCCHSELSEQ4ADCCHSELSEQ4 AdcRegs.CHSELSEQ1.bit.CONV00=0 x0;

29、 /采樣ADCINA0通道 AdcRegs.CHSELSEQ1.bit.CONV01=0 x1; /采樣ADCINA1通道 AdcRegs.CHSELSEQ1.bit.CONV02=0 x2; /采樣ADCINA2通道 AdcRegs.CHSELSEQ1.bit.CONV03=0 x3; /采樣ADCINA3通道 AdcRegs.CHSELSEQ2.bit.CONV04=0 x4; /采樣ADCINA4通道 AdcRegs.CHSELSEQ2.bit.CONV05=0 x5; /采樣ADCINA5通道 AdcRegs.CHSELSEQ2.bit.CONV06=0 x6; /采樣ADCINA6通

30、道 AdcRegs.CHSELSEQ2.bit.CONV07=0 x7; /采樣ADCINA7通道 AdcRegs.CHSELSEQ3.bit.CONV08=0 x8; /采樣ADCINB0通道 AdcRegs.CHSELSEQ3.bit.CONV09=0 x9; /采樣ADCINB1通道 AdcRegs.CHSELSEQ3.bit.CONV10=0 xA; /采樣ADCINB2通道 AdcRegs.CHSELSEQ3.bit.CONV11=0 xB; /采樣ADCINB3通道 AdcRegs.CHSELSEQ4.bit.CONV12=0 xC; /采樣ADCINB4通道 AdcRegs.CH

31、SELSEQ4.bit.CONV13=0 xD; /采樣ADCINB5通道 AdcRegs.CHSELSEQ4.bit.CONV14=0 xE; /采樣ADCINB6通道 AdcRegs.CHSELSEQ4.bit.CONV15=0 xF; /采樣ADCINB7通道 AdcRegs.ADCTRL1.bit.SEQ_CASC=0; AdcRegs.ADCTRL1.bit.SEQ_CASC=0; /選擇雙序列發(fā)生器模式選擇雙序列發(fā)生器模式 AdcRegs.ADCTRL3.bit.SMODE_SEL=0;AdcRegs.ADCTRL3.bit.SMODE_SEL=0; /選擇順序采樣模式選擇順序采樣

32、模式 AdcRegs.MAX_CONV.all=0 x0077;AdcRegs.MAX_CONV.all=0 x0077; /每個序列發(fā)生器最大采樣通道數為每個序列發(fā)生器最大采樣通道數為8 8，總共可采樣，總共可采樣1616通道通道 /SEQ1/SEQ1將用到將用到ADCCHSELSEQ1ADCCHSELSEQ1、ADCCHSELSEQ2ADCCHSELSEQ2，SEQ2SEQ2將用到將用到ADCCHSELSEQ3ADCCHSELSEQ3、ADCCHSELSEQ4ADCCHSELSEQ4 級聯順序采樣模式下級聯順序采樣模式下16路通道轉換結果路通道轉換結果 :雙序列順序采樣模式下雙序列順序采樣

33、模式下16路通道轉換結果：路通道轉換結果： 假設需要對假設需要對ADCINA0、ADCINA1、ADCINA2、ADCINB3、ADCINB4、ADCINB5、ADCINB7這這7路通道進行采樣，路通道進行采樣，ADC模塊工作于模塊工作于級聯模式，并采用順序采樣級聯模式，并采用順序采樣。 例子：例子：ADCCHSELSEQ1CONV000000(ADCINA0)ADCCHSELSEQ3 CONV08CONV010001(ADCINA1)CONV09CONV020010(ADCINA2)CONV10CONV031011(ADCINB3)CONV11ADCCHSELSEQ2CONV041100(A

34、DCINB4)ADCCHSELSEQ4CONV12CONV051101(ADCINB5)CONV13CONV061111(ADCINB7)CONV14CONV07CONV15 級聯順序采樣模式下級聯順序采樣模式下7路通道時路通道時ADCCHSELSEQn位情況位情況: 級聯順序采樣模式下序列發(fā)生器級聯順序采樣模式下序列發(fā)生器7路通道選擇情況路通道選擇情況: AdcRegs.ADCTRL1.bit.SEQ_CASC=1;AdcRegs.ADCTRL1.bit.SEQ_CASC=1; /選擇級聯模式選擇級聯模式 AdcRegs.ADCTRL3.bit.SMODE_SEL=0;AdcRegs.ADC

35、TRL3.bit.SMODE_SEL=0; /選擇順序采樣模式選擇順序采樣模式 AdcRegs.MAX_CONV.all=0 x0006;AdcRegs.MAX_CONV.all=0 x0006;/序列發(fā)生器最大采樣通道數為序列發(fā)生器最大采樣通道數為7 7，一次采，一次采1 1個通道，總共可采個通道，總共可采7 7通道通道/SEQ/SEQ將用到將用到ADCCHSELSEQ1ADCCHSELSEQ1、ADCCHSELSEQ2ADCCHSELSEQ2AdcRegs.CHSELSEQ1.bit.CONV00=0 x0; /AdcRegs.CHSELSEQ1.bit.CONV00=0 x0; /采樣采

36、樣ADCINA0ADCINA0通道通道 AdcRegs.CHSELSEQ1.bit.CONV01=0 x1; /AdcRegs.CHSELSEQ1.bit.CONV01=0 x1; /采樣采樣ADCINA1ADCINA1通道通道 AdcRegs.CHSELSEQ1.bit.CONV02=0 x2; /AdcRegs.CHSELSEQ1.bit.CONV02=0 x2; /采樣采樣ADCINA2ADCINA2通道通道 AdcRegs.CHSELSEQ1.bit.CONV03=0 xB; /AdcRegs.CHSELSEQ1.bit.CONV03=0 xB; /采樣采樣ADCINB3ADCINB3

37、通道通道 AdcRegs.CHSELSEQ2.bit.CONV04=0 xC; /AdcRegs.CHSELSEQ2.bit.CONV04=0 xC; /采樣采樣ADCINB4ADCINB4通道通道 AdcRegs.CHSELSEQ2.bit.CONV05=0 xD; /AdcRegs.CHSELSEQ2.bit.CONV05=0 xD; /采樣采樣ADCINB5ADCINB5通道通道 AdcRegs.CHSELSEQ2.bit.CONV06=0 xF; /AdcRegs.CHSELSEQ2.bit.CONV06=0 xF; /采樣采樣ADCINB7ADCINB7通道通道級聯順序采樣模式下級聯

38、順序采樣模式下7路通道轉換結果路通道轉換結果: 4）級聯模式下的并發(fā)采樣）級聯模式下的并發(fā)采樣 假設需要對ADCINA0ADCINA7，ADCINB0ADCINB7這16路通道進行采樣，ADC模塊工作于級聯模式，并采用并發(fā)采樣。ADCCHSELSEQ1CONV000000(ADCINA0)ADCCHSELSEQ3CONV08CONV010001(ADCINA1)CONV09CONV020010(ADCINA2)CONV10CONV030011(ADCINA3)CONV11ADCCHSELSEQ2CONV040100(ADCINA4)ADCCHSELSEQ4CONV12CONV050101(AD

39、CINA5)CONV13CONV060110(ADCINA6)CONV14CONV070111(ADCINA7)CONV15 級聯并發(fā)采樣模式下級聯并發(fā)采樣模式下16路通道時路通道時ADCCHSELSEQn位情況位情況 級聯并發(fā)采樣模式下序列發(fā)生器級聯并發(fā)采樣模式下序列發(fā)生器16路通道選擇情況路通道選擇情況 AdcRegs.ADCTRL1.bit.SEQ_CASC=1;AdcRegs.ADCTRL1.bit.SEQ_CASC=1; /選擇級聯模式選擇級聯模式 AdcRegs.ADCTRL3.bit.SMODE_SEL=1;AdcRegs.ADCTRL3.bit.SMODE_SEL=1; /選擇

40、并發(fā)采樣模式選擇并發(fā)采樣模式 AdcRegs.MAX_CONV.all=0 x0007;AdcRegs.MAX_CONV.all=0 x0007;/序列發(fā)生器最大采樣通道數為序列發(fā)生器最大采樣通道數為8 8，一次采，一次采2 2個通道，總共可采個通道，總共可采1616通道通道 /SEQ/SEQ將用到將用到ADCCHSELSEQ1ADCCHSELSEQ1、ADCCHSELSEQ2ADCCHSELSEQ2AdcRegs.CHSELSEQ1.bit.CONV00=0 x0; /AdcRegs.CHSELSEQ1.bit.CONV00=0 x0; /采樣采樣ADCINA0ADCINA0和和ADCINB

41、0ADCINB0 AdcRegs.CHSELSEQ1.bit.CONV01=0 x1; /AdcRegs.CHSELSEQ1.bit.CONV01=0 x1; /采樣采樣ADCINA1ADCINA1和和ADCINB1ADCINB1 AdcRegs.CHSELSEQ1.bit.CONV02=0 x2; /AdcRegs.CHSELSEQ1.bit.CONV02=0 x2; /采樣采樣ADCINA2ADCINA2和和ADCINB2ADCINB2 AdcRegs.CHSELSEQ1.bit.CONV03=0 x3; /AdcRegs.CHSELSEQ1.bit.CONV03=0 x3; /采樣采樣A

42、DCINA3ADCINA3和和ADCINB3ADCINB3 AdcRegs.CHSELSEQ2.bit.CONV04=0 x4; /AdcRegs.CHSELSEQ2.bit.CONV04=0 x4; /采樣采樣ADCINA4ADCINA4和和ADCINB4ADCINB4 AdcRegs.CHSELSEQ2.bit.CONV05=0 x5; /AdcRegs.CHSELSEQ2.bit.CONV05=0 x5; /采樣采樣ADCINA5ADCINA5和和ADCINB5ADCINB5 AdcRegs.CHSELSEQ2.bit.CONV06=0 x6; /AdcRegs.CHSELSEQ2.bi

43、t.CONV06=0 x6; /采樣采樣ADCINA6ADCINA6和和ADCINB6ADCINB6 AdcRegs.CHSELSEQ2.bit.CONV07=0 x7; /AdcRegs.CHSELSEQ2.bit.CONV07=0 x7; /采樣采樣ADCINA7ADCINA7和和ADCINB7ADCINB7級聯并發(fā)采樣模式下級聯并發(fā)采樣模式下16路通道轉換結果路通道轉換結果 5.4 ADC模塊的中斷模塊的中斷 當序列發(fā)生器完成一個序列的轉換時，就會對該序列發(fā)生器的中斷標志位進行置位，如果該序列發(fā)生器的中斷已經使能，則ADC模塊便向PIE控制器提出中斷請求。 當ADC模塊工作于雙序列發(fā)生器

44、模式時，序列發(fā)生器SEQ1和SEQ2可以分開單獨設置中斷標志位和使能位，當ADC模塊工作于級聯模式時，設置序列發(fā)生器SEQ1的中斷標志位和使能位便可以產生ADC轉換的中斷。 一種叫“interrupt request occurs at the end of every sequence”，意思是中斷請求出現在每一個序列轉換結束時，換句話說，每轉換完一個序列，便產生一次中斷請求； 另一種叫“interrupt request occurs at the end of every other sequence”，意思是中斷請求出現在每隔一個序列轉換結束時，換句話說，不是每次轉換完都會產生一個中斷

45、請求，而是一個隔一個的產生，比如第一次轉換完成時并不產生中斷請求，第二次轉換完成時才產生中斷請求，接著，第三次轉換完成也不產生中斷請求，第四次轉換完成時產生中斷請求，一直這樣下去。 ADC模塊的序列發(fā)生器支持兩種中斷方式模塊的序列發(fā)生器支持兩種中斷方式1) 中斷請求出現在每一個序列轉換結束時2）中斷請求出現在每隔一個序列轉換結束時1）雙序列發(fā)生器模式下順序采樣）雙序列發(fā)生器模式下順序采樣2）雙序列發(fā)生器模式下并發(fā)采樣）雙序列發(fā)生器模式下并發(fā)采樣3）級聯模式下順序采樣）級聯模式下順序采樣4）級聯模式下并發(fā)采樣）級聯模式下并發(fā)采樣 AdcRegs.ADCTRL1.bit.SEQ_CASC=0; /

46、選擇雙序列發(fā)生器模式選擇雙序列發(fā)生器模式 AdcRegs.ADCTRL3.bit.SMODE_SEL=0; /選擇順序采樣模式選擇順序采樣模式 AdcRegs.MAX_CONV.all=0 x0077; /每個序列發(fā)生器最大采樣通道數為每個序列發(fā)生器最大采樣通道數為8，總共可采樣，總共可采樣16通道通道 /SEQ1將用到將用到ADCCHSELSEQ1、ADCCHSELSEQ2，SEQ2將將用到用到ADCCHSELSEQ3、ADCCHSELSEQ4 一種叫一種叫“interrupt request occurs at the end of every sequence”，意思是中斷請求出現在每意

47、思是中斷請求出現在每一個序列轉換結束時，換句話說，每轉換完一個一個序列轉換結束時，換句話說，每轉換完一個序列，便產生一次中斷請求；序列，便產生一次中斷請求； 一種叫一種叫“interrupt request occurs at the end of every other sequence”，意思是中斷請求出意思是中斷請求出現在每隔一個序列轉換結束時，換句話說，不是現在每隔一個序列轉換結束時，換句話說，不是每次轉換完都會產生一個中斷請求，而是一個隔每次轉換完都會產生一個中斷請求，而是一個隔一個的產生。一個的產生。ADC模塊的序列發(fā)生器支持兩種中斷方式模塊的序列發(fā)生器支持兩種中斷方式 ADC控制

48、寄存器1，2，3（ADCTRL1, ADCTRL2 ,ADCTRL3） 最大通道轉換寄存器（ADCMAXCONV） 自動排序狀態(tài)寄存器（ADCASEQSR） ADC狀態(tài)和標志寄存器（ADCASEQSR） ADC通道排序寄存器（ADCCHSELSEQ14） ADC轉換結果緩沖寄存器（ADCRESULT0 ADCRESULT15 ） 5.5 ADC寄存器介紹寄存器介紹 5.6 雙通道雙通道AD采集實驗采集實驗 TMS320F2812A芯片自帶模數轉換模塊特性 - 12位模數轉換模塊ADC，快速轉換時間運行在25mhz，ADC時鐘或12.5MSPS。 -16個模擬輸入通道（AIN0AIN15）。 -

49、內置雙采樣-保持器 -采樣幅度：0-3v，切記輸入ad的信號不要超過這個范圍，否則會燒壞2812芯片的。 ADC模塊有16個通道，可配置為兩個獨立的8通道模塊以方便為事件管理器A和B服務。兩個獨立的8通道模塊可以級連組成16通道模塊。雖然有多個輸入通道和兩個序列器，但在ADC內部只有一個轉換器，同一時刻只有1路ad進行轉換數據。 正弦波1K-10KHz正弦波1K-10KHz幅值調整波形頻率選擇波形輸出A幅值調整波形輸出B波形頻率選擇1) 1) 用用1 1根信號線連接實驗箱左側信號源的波形輸出根信號線連接實驗箱左側信號源的波形輸出A A端口和端口和“A/DA/D輸入輸入”模塊的模塊的“ADCIN

50、0”ADCIN0”插座注意插頭要插牢、到底。這樣，信號源波形輸出插座注意插頭要插牢、到底。這樣，信號源波形輸出A A的輸出波形即可送到的輸出波形即可送到ICETEKF2812-AICETEKF2812-A板的板的ADAD輸入通道輸入通道0 0。2) 2) 用用1 1根信號線連接實驗箱左側信號源的波形輸出根信號線連接實驗箱左側信號源的波形輸出B B端口和端口和“A/DA/D輸入輸入”模塊的模塊的“ADCIN1”ADCIN1”插座注意插頭要插牢、到底。這樣，信號源波形輸出插座注意插頭要插牢、到底。這樣，信號源波形輸出B B的輸出波形即可送到的輸出波形即可送到ICETEKF2812-AICETEKF

51、2812-A板的板的ADAD輸入通道輸入通道1 1。3) 設置波形輸出設置波形輸出A： - 向內側按波形頻率選擇旋鈕，向內側按波形頻率選擇旋鈕，直到標有正弦波的指示燈點亮。直到標有正弦波的指示燈點亮。 - 上下調節(jié)波形頻率選擇旋鈕，上下調節(jié)波形頻率選擇旋鈕，直到標有直到標有1KHz-10KHz的指示燈的指示燈點亮。點亮。 - 調節(jié)幅值調整旋鈕，將波形調節(jié)幅值調整旋鈕，將波形輸出輸出A的幅值調到最大。的幅值調到最大。main() InitSysCtrl();/初始化初始化cpu DINT;/關中斷關中斷 InitPieCtrl();/初始化初始化pie寄存器寄存器 IER = 0 x0000;/

52、禁止所有的中斷禁止所有的中斷 IFR = 0 x0000; InitPieVectTable();/初始化初始化pie中斷向量表中斷向量表 / Interrupts that are used in this example are re-mapped to/ ISR functions found within this file. EALLOW; / This is needed to write to EALLOW protected register PieVectTable.ADCINT = &adc_isr; EDIS; / This is needed to disable write to EALLOW protected registersAdcRegs.ADCTRL1.bit.RESET = 1; /Reset the ADC moduleasm( RPT #10 | NOP);/ Must wait 12-cycles (worst-case) for ADC reset to take effectAdcRegs.ADCTRL3.all = 0 x00C8;/ first power-up ref and bandgap cir