微機原理第2章戴小文

1、280868086微處理器微處理器31）取指令取指令：1、CPU解釋一條指令的步驟解釋一條指令的步驟一、指令和程序的解釋一、指令和程序的解釋步驟和方式步驟和方式2）執(zhí)行指令執(zhí)行指令：圖圖2-1 2-1 指令存放示意圖指令存放示意圖. 指令碼指令碼1 指令碼指令碼2 指令碼指令碼n內存內存 完成指令規(guī)定的操作。完成指令規(guī)定的操作。如如取數(shù)據(jù)、執(zhí)行運算或控制、取數(shù)據(jù)、執(zhí)行運算或控制、回送結果等。回送結果等。從內存單元取出指令從內存單元取出指令第一節(jié)第一節(jié) 8086微處理器微處理器4l順序解釋方式：順序解釋方式： 一條指令的兩個階段執(zhí)行完后，才開一條指令的兩個階段執(zhí)行完后，才開始執(zhí)行下一條指令。始執(zhí)

2、行下一條指令。 2、CPU解釋一條指令的方式解釋一條指令的方式l重疊解釋方式：重疊解釋方式： 前一條指令的執(zhí)行和后一條指令的取前一條指令的執(zhí)行和后一條指令的取指同步完成。相鄰兩條指令的解釋在時間指同步完成。相鄰兩條指令的解釋在時間上有部分重疊。上有部分重疊。第一節(jié)第一節(jié) 8086微處理器微處理器5取指取指1 1執(zhí)行執(zhí)行1 1取指取指2 2執(zhí)行執(zhí)行2 2取指取指3 3執(zhí)行執(zhí)行3取指取指4 4執(zhí)行執(zhí)行4 4順序解釋順序解釋重疊解釋重疊解釋取指取指1 1 執(zhí)行執(zhí)行1 1 取指取指2 2 執(zhí)執(zhí)行行2 2 取指取指3 3 執(zhí)行執(zhí)行3 3 取指取指4 4 執(zhí)行執(zhí)行4時時 間間圖圖2-2 2-2 指令和程序

3、的解釋方式指令和程序的解釋方式二、二、 8086微處理器內部結構及工作原理微處理器內部結構及工作原理 1、內部結構：、內部結構： 第一節(jié)第一節(jié) 8086微處理器微處理器6圖圖23 8086 CPU內部結構圖內部結構圖執(zhí)行單元執(zhí)行單元EUEU總線接口單元總線接口單元BIUBIU通通用用寄寄存存器器AH ALBH BLCH CLDH DLSPBPDISI總線控總線控制邏輯制邏輯8086總線總線指令隊列緩沖器指令隊列緩沖器EU控制控制系統(tǒng)系統(tǒng)ALUFLAGS暫存寄存器暫存寄存器AB（20位）位）ALUALU數(shù)據(jù)總線數(shù)據(jù)總線 （1616位）位）AXBXCXDX地址形成器地址形成器1 2 3 4 5 5

4、 6Q Q總線總線（ 8位）位）DB（16位）位）段段寄寄存存器器CSCSDSDSSSSSESES IP 內部通信內部通信 寄存器寄存器第一節(jié)第一節(jié) 8086微處理器微處理器7 從功能上，從功能上，8086CPU8086CPU可分為兩大部分：執(zhí)可分為兩大部分：執(zhí)行部件行部件EUEU和總線接口部件和總線接口部件BIUBIU。 l執(zhí)行部件執(zhí)行部件EU ：組成：組成：EU控制系統(tǒng)、通用寄存器、算術邏控制系統(tǒng)、通用寄存器、算術邏輯單元輯單元ALU、標志寄存器、標志寄存器FR、功能：功能：從指令隊列緩沖器中取出預先存入的從指令隊列緩沖器中取出預先存入的指令代碼，將其譯碼并執(zhí)行，完成指令規(guī)定指令代碼，將其

5、譯碼并執(zhí)行，完成指令規(guī)定的操作。包括的操作。包括算術邏輯運算、有效地址的計算術邏輯運算、有效地址的計算、寄存器和指令操作數(shù)的管理。算、寄存器和指令操作數(shù)的管理。第一節(jié)第一節(jié) 8086微處理器微處理器8功能：功能：實現(xiàn)實現(xiàn)8086CPU8086CPU與存儲器和外部設備之間與存儲器和外部設備之間的信息傳送。的信息傳送。 l總線接口部件總線接口部件BIU：形成指定內存單元或形成指定內存單元或I/O端口的端口的物理地址物理地址從指定內存區(qū)域或從指定內存區(qū)域或I/O端口讀取指令所需要的端口讀取指令所需要的操作數(shù)操作數(shù) 從內存指定區(qū)域取出從內存指定區(qū)域取出指令指令送到指令隊列緩沖器送到指令隊列緩沖器將指令

6、執(zhí)行將指令執(zhí)行結果結果送入內存或送入內存或I/O端口指定位置端口指定位置組成：組成：段寄存器、指令指針段寄存器、指令指針I(yè)P、地址形成器、地址形成器、總線控制邏輯、指令隊列緩沖器總線控制邏輯、指令隊列緩沖器第一節(jié)第一節(jié) 8086微處理器微處理器9指令隊列緩沖器：指令隊列緩沖器：FIFO存儲器，是實現(xiàn)重疊解釋的關鍵部件。存儲器，是實現(xiàn)重疊解釋的關鍵部件。隊列緩沖器中只要有兩個字節(jié)為空，隊列緩沖器中只要有兩個字節(jié)為空，BIU便便自動執(zhí)行取指操作，相鄰單元的指令字節(jié)取入緩自動執(zhí)行取指操作，相鄰單元的指令字節(jié)取入緩沖器，直到緩沖器滿為止。沖器，直到緩沖器滿為止。緩沖器中只要有一條指令，緩沖器中只要有一

7、條指令，EU就開始執(zhí)行。就開始執(zhí)行。 注意：注意：一般情況下，程序順序執(zhí)行，當一般情況下，程序順序執(zhí)行，當EU執(zhí)行執(zhí)行到跳轉指令時，到跳轉指令時，BIU就使指令隊列清零，然后從就使指令隊列清零，然后從新地址取出指令重新填入隊列緩沖器。新地址取出指令重新填入隊列緩沖器。2、工作原理、工作原理 EU和和BIU并行工作，實現(xiàn)指令的重疊解釋并行工作，實現(xiàn)指令的重疊解釋8086指令重疊解釋方式的實現(xiàn)過程：指令重疊解釋方式的實現(xiàn)過程：第一節(jié)第一節(jié) 8086微處理器微處理器10三、三、80868086的內部寄存器的內部寄存器AX 累加器累加器BX 基基 址址CX 計計 數(shù)數(shù)DX 數(shù)數(shù) 據(jù)據(jù)數(shù)數(shù) 據(jù)據(jù)寄存器寄

8、存器堆棧指針堆棧指針基址指針基址指針源變址源變址目的變址目的變址指針指針寄存器寄存器變址變址寄存器寄存器狀態(tài)標志狀態(tài)標志指令指針指令指針控制控制寄存器寄存器代碼段代碼段數(shù)據(jù)段數(shù)據(jù)段堆棧段堆棧段附加數(shù)據(jù)段附加數(shù)據(jù)段段寄存器段寄存器通用通用寄存器寄存器AH ALBH BLCH CLDH DLSPBPSIDIFLAGSIPCSDSSSES15 8 7 0圖圖24 8086/8088內部寄存器內部寄存器大多數(shù)算術大多數(shù)算術和邏輯運算和邏輯運算指令都可以指令都可以使用使用注意：用戶注意：用戶程序不能直程序不能直接訪問接訪問IP位于位于EU中中位于位于BIU中中11l80868086的內部寄存器的內部寄存

9、器AX 累加器累加器BX 基基 址址CX 計計 數(shù)數(shù)DX 數(shù)數(shù) 據(jù)據(jù)數(shù)數(shù) 據(jù)據(jù)寄存器寄存器堆棧指針堆棧指針基址指針基址指針源變址源變址目的變址目的變址指針指針寄存器寄存器變址變址寄存器寄存器狀態(tài)標志狀態(tài)標志指令指針指令指針控制控制寄存器寄存器代碼段代碼段數(shù)據(jù)段數(shù)據(jù)段堆棧段堆棧段附加數(shù)據(jù)段附加數(shù)據(jù)段段寄存器段寄存器通用通用寄存器寄存器AH ALBH BLCH CLDH DLSPBPSIDIFLAGSIPCSDSSSES15 8 7 0圖圖24 8086/8088內部寄存器內部寄存器大多數(shù)算術大多數(shù)算術和邏輯運算和邏輯運算指令都可以指令都可以使用使用注意：用戶注意：用戶程序不能直程序不能直接訪問接

10、訪問IP位于位于EU中中位于位于BIU中中12l標志寄存器標志寄存器FlAGSFlAGS：控制標志控制標志狀態(tài)標志狀態(tài)標志D D1515D D7 7D D0 0OFOFDFDFIFIFTFTFSFSFZFZFAFAFPFPFCFCFCF：進位標志位：進位標志位 進行加法或減法時，若最高位發(fā)生進位或借進行加法或減法時，若最高位發(fā)生進位或借位則位則CF1，否則，否則CF0PF：奇偶標志位：奇偶標志位 邏輯運算結果中邏輯運算結果中“1”的個數(shù)為偶數(shù)時的個數(shù)為偶數(shù)時PF1，否則，否則PF0l80868086的內部寄存器的內部寄存器13TF：跟蹤標志位：跟蹤標志位TF1使使CPU處于單步執(zhí)行指令的工作方

11、式。處于單步執(zhí)行指令的工作方式。DF：方向標志：方向標志用于控制串操作指令執(zhí)行時的步進方向，該位用于控制串操作指令執(zhí)行時的步進方向，該位為為“1”，則串操作指令按地址遞減的順序對串，則串操作指令按地址遞減的順序對串進行操作，否則按地址遞增的順序進行操作。進行操作，否則按地址遞增的順序進行操作。IFIF：中斷允許標志位：中斷允許標志位 IF1使使CPU可以響應可屏蔽中斷請求?？梢皂憫善帘沃袛嗾埱?。IF0使使CPU禁止響應可屏蔽中斷請求。對不可屏蔽禁止響應可屏蔽中斷請求。對不可屏蔽中斷及內部中斷沒有影響。中斷及內部中斷沒有影響。l80868086的內部寄存器的內部寄存器14OF：溢出標志位：溢出

12、標志位 當帶符號數(shù)的算術運算結果發(fā)生溢出時當帶符號數(shù)的算術運算結果發(fā)生溢出時OF1，否則，否則OF0AF：輔助進位位：輔助進位位 在字節(jié)操作由低半字節(jié)向高半字節(jié)有進位或在字節(jié)操作由低半字節(jié)向高半字節(jié)有進位或借位；或在字操作時，由低字節(jié)向高字節(jié)有進位借位；或在字操作時，由低字節(jié)向高字節(jié)有進位或借位時或借位時AF1，否則，否則AF0ZFZF： 零標志位零標志位 當運算結果為零時當運算結果為零時ZF1，否則，否則ZF0F：符號標志位：符號標志位 當運算結果的最高位為當運算結果的最高位為1時時SF1，否則，否則SF0l80868086的內部寄存器的內部寄存器158086復位后各寄存器的狀態(tài)：復位后各寄

13、存器的狀態(tài)： 寄存器寄存器 值值 寄存器寄存器 值值 FLAGSFLAGS 0000H0000H DSDS 0000H0000H IPIP 0000H0000H ESES 0000H0000H 指令隊列指令隊列 空空 SSSS 0000H0000H CSCS FFFFHFFFFH 其余寄存器其余寄存器 0000H0000H 8086復位后執(zhí)行的第一條指令的邏輯地址為復位后執(zhí)行的第一條指令的邏輯地址為FFFF:0000Hl80868086的內部寄存器的內部寄存器16l地址數(shù)據(jù)總線地址數(shù)據(jù)總線四、四、80868086的引腳信號的引腳信號GNDAD14AD13AD12AD11AD10AD9AD8AD

14、7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND1 402 393 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517 2418 2319 2220 21VccAD15A16/S3A17/S4 A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086CPU圖圖24 8086引腳引腳 A19A16/S6S3：地址狀地址狀態(tài)分時復

15、用總線。高態(tài)分時復用總線。高4位地址位地址 和和CPU的狀態(tài)信息分時復用的狀態(tài)信息分時復用AD15-AD0: 地址地址/數(shù)據(jù)分時數(shù)據(jù)分時復用總線，復用總線，16位雙向三態(tài)總位雙向三態(tài)總線。線。BHE/S7：數(shù)據(jù)高允許狀態(tài)數(shù)據(jù)高允許狀態(tài)分時復用信號，輸出，與地分時復用信號，輸出，與地址總線的最低位址總線的最低位AD0配合配合17ALE: 為地址鎖存允許信號（輸出）為地址鎖存允許信號（輸出）INTR: 可屏蔽中斷請求信號可屏蔽中斷請求信號(輸入輸入)MN/MX: 最小最大方式控制線最小最大方式控制線(輸入輸入)M/IO: 為存儲器為存儲器I/O控制信號控制信號(輸出輸出, 三態(tài)三態(tài))INTA: 為

16、中斷響應信號（輸出，三態(tài)）為中斷響應信號（輸出，三態(tài)）RESET：復位請求，輸入有效時，使復位請求，輸入有效時，使CPU回到初始態(tài)?；氐匠跏紤B(tài)。l控制總線控制總線RD: 讀控制信號讀控制信號(輸出輸出)WR: 寫控制信號寫控制信號(輸出輸出) 四、四、80868086的引腳信號的引腳信號18最大方式：最大方式： MN/MXMN/MX接地。接地。80868086和專用的總線控和專用的總線控制器制器共同提供系統(tǒng)所需的共同提供系統(tǒng)所需的總線控制信號總線控制信號。注：最小方式注：最小方式常用于構成常用于構成小規(guī)模小規(guī)模的應用系統(tǒng)。的應用系統(tǒng)。如單處理機系統(tǒng)。如單處理機系統(tǒng)。最大方式最大方式常用于構成常

17、用于構成較大規(guī)較大規(guī)模模的應用系統(tǒng)，如帶數(shù)值運算協(xié)處理器的應用系統(tǒng)，如帶數(shù)值運算協(xié)處理器80878087或或帶帶I/OI/O協(xié)處理器協(xié)處理器80898089的多處理機系統(tǒng)。的多處理機系統(tǒng)。五、五、80868086的工作方式的工作方式最小方式：最小方式： MN/MXMN/MX接高電平。接高電平。80868086處理器處理器提供提供系統(tǒng)所需的全部系統(tǒng)所需的全部總線控制信號總線控制信號。19六、六、8086系統(tǒng)的基本配置系統(tǒng)的基本配置系統(tǒng)所需的控制信號都直接由系統(tǒng)所需的控制信號都直接由8086產(chǎn)生產(chǎn)生 。 所謂系統(tǒng)的基本配置，指的是如何利用所謂系統(tǒng)的基本配置，指的是如何利用8086的引腳信號形成系統(tǒng)

18、三總線。的引腳信號形成系統(tǒng)三總線。 1. 最小方式下的基本配置最小方式下的基本配置8086 CPU、存儲器、存儲器、I/O接口電路接口電路時鐘發(fā)生器、地址鎖存器、數(shù)據(jù)收發(fā)器。時鐘發(fā)生器、地址鎖存器、數(shù)據(jù)收發(fā)器。 20圖圖25 8086最小方式下的基本配置最小方式下的基本配置時時 鐘鐘發(fā)生器發(fā)生器CLKCLKREADYREADYRESETRESETMN/MXMN/MXRDRDWRWRM/IOM/IOALEALEBHEBHEA A1919A A1616ADAD1515ADAD0 0地地 址址鎖存器鎖存器總總 線線收發(fā)器收發(fā)器DENDENDT/RDT/R存儲器存儲器I/OI/O接接口口V VCCCC

19、8086 CPU8086 CPU數(shù)據(jù)數(shù)據(jù)總線總線地址地址總線總線控控制制總總線線BHEBHEINTAINTR六、六、8086系統(tǒng)的基本配置系統(tǒng)的基本配置21ALE: 為地址鎖存允許信號（輸出）為地址鎖存允許信號（輸出）INTR: 可屏蔽中斷請求信號可屏蔽中斷請求信號(輸入輸入)MN/MX: 最小最大方式控制線最小最大方式控制線(輸入輸入)M/IO: 為存儲器為存儲器I/O控制信號控制信號(輸出輸出, 三態(tài)三態(tài))INTA: 為中斷響應信號（輸出，三態(tài)）為中斷響應信號（輸出，三態(tài)）RESET：復位請求，輸入有效時，使復位請求，輸入有效時，使CPU回到初始態(tài)?；氐匠跏紤B(tài)。l控制總線控制總線RD: 讀

20、控制信號讀控制信號(輸出輸出)WR: 寫控制信號寫控制信號(輸出輸出) 22l總線收發(fā)器的作用：總線收發(fā)器的作用： 用來對用來對AD15AD0上的數(shù)據(jù)進行緩沖和驅上的數(shù)據(jù)進行緩沖和驅動，形成動，形成16位位系統(tǒng)數(shù)據(jù)總線系統(tǒng)數(shù)據(jù)總線，并，并控制數(shù)據(jù)傳控制數(shù)據(jù)傳送的方向送的方向。l地址鎖存器的作用：地址鎖存器的作用： 用于鎖存地址數(shù)據(jù)總線（用于鎖存地址數(shù)據(jù)總線（AD15AD0）和）和地址地址/狀態(tài)總線（狀態(tài)總線（A19A16/S6S3）中的地址信）中的地址信息以及息以及 信息，形成信息，形成20位系統(tǒng)地址總線位系統(tǒng)地址總線 。BHE許多總線控制信號都通過總線控制器許多總線控制信號都通過總線控制器8

21、288產(chǎn)生。產(chǎn)生。 比最小方式的基本配置多加了一片比最小方式的基本配置多加了一片8288總線控制器?？偩€控制器。23時時 鐘鐘發(fā)生器發(fā)生器CLKCLKREADYREADYRESETRESETMN/MXMN/MXS S0 0S S1 1S S2 2BHEBHEA A1919A A1616ADAD1515ADAD0 0地址地址鎖存器鎖存器總線總線收發(fā)器收發(fā)器存儲器存儲器I/OI/O接口接口GNDGND8 0 8 6 CPU數(shù)據(jù)數(shù)據(jù)總線總線地址地址總線總線 8288 8288 總總 線線 控制器控制器S S0 0S S2 2S S1 1INTAINTAMRDCMRDCMWTCMWTCIORCIORC

22、IOWCIOWCDENDENDT/RDT/RALEALEBHEBHE控控制制總總線線圖圖26 8086最大方式下的基本配置最大方式下的基本配置 24一、存儲器的分段管理一、存儲器的分段管理 第二節(jié)第二節(jié) 8086系統(tǒng)的存儲器管理系統(tǒng)的存儲器管理 8086微處理器內部數(shù)據(jù)通路和寄存器都是微處理器內部數(shù)據(jù)通路和寄存器都是16位的，內部的位的，內部的ALU也只能進行也只能進行16位數(shù)據(jù)的計算，位數(shù)據(jù)的計算，尋址的訪問為：尋址的訪問為：2的的16次方次方=64K字節(jié)。為了能尋字節(jié)。為了能尋址址1M字節(jié)地址，必須對內存實行分段管理。字節(jié)地址，必須對內存實行分段管理。252、分段管理的必要性、分段管理的必

23、要性l8086內部地址寄存器為內部地址寄存器為16位；位；尋址范圍：尋址范圍：216=64KB 無法訪問無法訪問1MB（20位地址）的內存，因此位地址）的內存，因此8086對對1MB的內存采用分段管理。的內存采用分段管理。3、分段方法、分段方法 根據(jù)功能，將根據(jù)功能，將1M字節(jié)的存儲空間分為代碼字節(jié)的存儲空間分為代碼段、堆棧段、數(shù)據(jù)段和附加段。段、堆棧段、數(shù)據(jù)段和附加段。2 2）每個段最多）每個段最多2 21616=64KB=64KB個單元；個單元；1 1）每個段由地址連續(xù)的若干單元構成；）每個段由地址連續(xù)的若干單元構成；l每條指令能夠給出最多每條指令能夠給出最多16位的直接地址；位的直接地址

24、；3 3）每個段相對獨立，可獨立訪問其中的任意單元；）每個段相對獨立，可獨立訪問其中的任意單元； 264）各段可相鄰或重疊）各段可相鄰或重疊注意：注意：每個段的第一個字節(jié)的位置稱為每個段的第一個字節(jié)的位置稱為“段起始段起始地址地址”，段起始地址是個能被，段起始地址是個能被16整除的數(shù)，即：整除的數(shù)，即：低低4位位一般為一般為0。段起始地址中的。段起始地址中的高高16位位稱為稱為段基段基值值。 CPUCPU要訪問的段內某內存單元的位置相對于段要訪問的段內某內存單元的位置相對于段起始地址的距離稱為起始地址的距離稱為段內偏移量（段內偏移量（1616位）位）。 都是都是1616位二進制無符號數(shù)位二進制

25、無符號數(shù)CS：存放代碼段的段基值：存放代碼段的段基值DS：存放數(shù)據(jù)段的段基值：存放數(shù)據(jù)段的段基值SS：存放堆棧段的段基值：存放堆棧段的段基值ES：存放附加段的段基值：存放附加段的段基值段段寄寄存存器器段內偏移量也常稱作偏移地址或有效地址段內偏移量也常稱作偏移地址或有效地址(EA).27例：例：8086為為某程序某程序在內在內存中分配出如圖所示的存中分配出如圖所示的四個邏輯段四個邏輯段:則各段寄存器的內容為：則各段寄存器的內容為：DS=3000HSS=32FFHES=4ABBHCS=1234H代碼段代碼段數(shù)據(jù)段數(shù)據(jù)段堆棧段堆棧段附加段附加段12340H30000H32FF0H4ABB0H32FF

26、1H12344H12344H單元的單元的段內偏段內偏移量移量為為0004H。28v物理地址 物理地址又稱實際地址物理地址又稱實際地址PA(Physical Address)，是，是CPU和和存儲器進行數(shù)據(jù)交換（讀寫操作）時所采用的地址。存儲器進行數(shù)據(jù)交換（讀寫操作）時所采用的地址。 在在8086系統(tǒng)中，每個內存單元的物理地址是系統(tǒng)中，每個內存單元的物理地址是20位的二進位的二進制數(shù)，制數(shù)，29是程序員在程序中讀寫內存單元時使用的地址。是程序員在程序中讀寫內存單元時使用的地址。 由兩部分組成，即段基值（由兩部分組成，即段基值（16位二進制無符位二進制無符號數(shù)）和段內偏移量（號數(shù)）和段內偏移量（1

27、6位二進制無符號數(shù)）。位二進制無符號數(shù)）。內存單元的邏輯地址的一般表示：內存單元的邏輯地址的一般表示：段基值：段內偏移量段基值：段內偏移量注：注：段基值和段內偏移量合稱為段基值和段內偏移量合稱為32位地址指針。位地址指針。 邏輯地址的組成：邏輯地址的組成：邏輯地址邏輯地址3012345H12344H12343HA12342H12341H12340H偏偏移移量量段首單元段首單元例例2.2：設某設某數(shù)據(jù)段如圖所數(shù)據(jù)段如圖所示，其段首單元的示，其段首單元的物理地物理地址為址為12340H，則單元，則單元A的的邏輯地址為多少？邏輯地址為多少？1234H:0003H故單元故單元A的邏輯地址為的邏輯地址為

28、段內偏移量為段內偏移量為12343H12340H 0003H段基值為段基值為1234H解：解： 5、物理地址到邏輯地址的轉換、物理地址到邏輯地址的轉換段基址段基址31注意：編程時，程序員在程序中均采用注意：編程時，程序員在程序中均采用邏輯邏輯地址地址來給出需要訪問的存儲器單元的地址。來給出需要訪問的存儲器單元的地址。而而CPUCPU訪問內存時，需將訪問內存時，需將邏輯地址轉換為物邏輯地址轉換為物理地址（理地址（2020位）位），再行訪問。，再行訪問。6、邏輯地址到物理地址的轉換、邏輯地址到物理地址的轉換 由由BIU中中20 位的地址形成器位的地址形成器自動完成轉換。自動完成轉換。具體方法：具體

29、方法：將邏輯地址中的段基值左移將邏輯地址中的段基值左移4位位(或或乘以乘以16）和偏移量相加，如下圖所示：）和偏移量相加，如下圖所示：32 16位段基值位段基值 000016位段內偏移量位段內偏移量 ）20位物理地址位物理地址 即：即：16位段基值位段基值16位段內偏移量位段內偏移量16位段基值位段基值 000020位物理地址位物理地址地址形成器地址形成器33例2.3：若某內存單元的邏輯地址為8915H: :0100H ，求該單元的物理地址( (PA) )。物理地址物理地址(PA)=解：解：8 9 1 5 0 H+) 0 1 0 0 H8 9 2 5 0 H=89250H89150H0100H

30、例2.4：若某內存單元的邏輯地址為1362H: :3843H ，求該單元的物理地址( (PA) )。物理地址物理地址(PA)=解：解： 1 3 6 2 0 H+) 3 8 4 3 H 1 6 E E 6 3 H= 1 6 E E6 3 H13620H3843H347、邏輯地址的來源、邏輯地址的來源 操作類型操作類型隱含的隱含的段基值段基值可替換的段基可替換的段基值值偏移偏移地址地址取指令取指令CSCS無無IPIP堆棧操作堆棧操作SSSS無無SPSPBPBP用作用作基址寄存器基址寄存器SSSSCSCS、DSDS、ESESEAEA通用數(shù)據(jù)讀寫通用數(shù)據(jù)讀寫DSDSCSCS、SSSS、ESESEAEA

31、字符串操作字符串操作（源地址）（源地址）DSDSCSCS、SSSS、ESESSISI字符串操作字符串操作（目的地址）（目的地址）ESESCSCS、SSSS、DSDSDIDI隱含尋址隱含尋址代碼段代碼段隱含尋址隱含尋址附加段附加段隱含尋址隱含尋址堆棧段堆棧段隱含尋址隱含尋址數(shù)據(jù)段數(shù)據(jù)段351 1、數(shù)據(jù)類型、數(shù)據(jù)類型 字節(jié)數(shù)據(jù)字節(jié)數(shù)據(jù)88位，位，ByteByte； 字數(shù)據(jù)字數(shù)據(jù)1616位，位，WordWord； 雙字數(shù)據(jù)雙字數(shù)據(jù)3232位，位，Double wordDouble word。 存儲單元都為存儲單元都為8 8位，每個單元只能存放位，每個單元只能存放8 8位位（一個字節(jié)）的數(shù)據(jù)。（一個字

32、節(jié)）的數(shù)據(jù)。2 2、數(shù)據(jù)存放格式、數(shù)據(jù)存放格式 從低位到高位，從小地址到大地址。從低位到高位，從小地址到大地址。 二、存儲器中數(shù)據(jù)的類型和存放格式二、存儲器中數(shù)據(jù)的類型和存放格式36l3232位邏輯地址的存放格式：位邏輯地址的存放格式： 低八位低八位放在放在地址較小地址較小的單元，的單元， 高八位高八位后放在后放在地址較大地址較大的單元的單元放于放于4個連續(xù)的內存單元內。個連續(xù)的內存單元內。偏移地址偏移地址放在較放在較小地址單元，小地址單元，段基值段基值放在較大地址單元；偏移放在較大地址單元；偏移地址和段基值再分別按地址和段基值再分別按16位字數(shù)據(jù)格式存放。位字數(shù)據(jù)格式存放。l字數(shù)據(jù)的存放格式

33、：字數(shù)據(jù)的存放格式： l雙字數(shù)據(jù)的存放格式：雙字數(shù)據(jù)的存放格式： 從低到高分成四個字節(jié)，從低字節(jié)到高字節(jié)從低到高分成四個字節(jié)，從低字節(jié)到高字節(jié)由小地址到大地址依次存放。由小地址到大地址依次存放。二、存儲器中數(shù)據(jù)的類型和存放格式二、存儲器中數(shù)據(jù)的類型和存放格式373、字節(jié)地址和字地址、字節(jié)地址和字地址存儲器每個單元的地址或每個字存儲器每個單元的地址或每個字節(jié)數(shù)據(jù)的地址；節(jié)數(shù)據(jù)的地址；字數(shù)據(jù)在內存單元中的地址。一字數(shù)據(jù)在內存單元中的地址。一般取為般取為低字節(jié)所在單元的地址低字節(jié)所在單元的地址。字節(jié)地址：字節(jié)地址：字字 地地 址：址：二、存儲器中數(shù)據(jù)的類型和存放格式二、存儲器中數(shù)據(jù)的類型和存放格式3

34、812H20000H20001H20002H20003H34H20000H12H20001H20002H20003H78H20000H56H20001H34H20002H12H20003H字節(jié)數(shù)據(jù)字節(jié)數(shù)據(jù)12H字數(shù)據(jù)字數(shù)據(jù)1234H邏輯地址邏輯地址1234H:5678H字地址字地址字節(jié)地址字節(jié)地址例例2.5：分別畫出字節(jié)數(shù)據(jù)：分別畫出字節(jié)數(shù)據(jù)12H、字數(shù)據(jù)、字數(shù)據(jù)1234H、邏、邏輯地址輯地址1234H:5678H的存放示意圖（設各數(shù)據(jù)的的存放示意圖（設各數(shù)據(jù)的起始地址均為起始地址均為20000H）。）。394、規(guī)則字和非規(guī)則字、規(guī)則字和非規(guī)則字規(guī)則字：規(guī)則字：字地址為偶數(shù)的字數(shù)據(jù)。字地址為偶數(shù)的字數(shù)據(jù)。(從從偶地址偶地址單元開始存放的單元