第十章存儲(chǔ)器

1、計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)第第10章章 存儲(chǔ)器存儲(chǔ)器n10.1 概述概述n10.2 隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（RAM）n10.3 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM）n10.4 可編程邏輯器件可編程邏輯器件PLD計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) 存儲(chǔ)器的分類存儲(chǔ)器的分類一、按存儲(chǔ)器用途分類一、按存儲(chǔ)器用途分類二、按存儲(chǔ)器性質(zhì)分類二、按存儲(chǔ)器性質(zhì)分類計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)一、按存儲(chǔ)器用途分類一、按存儲(chǔ)器用途分類1. 內(nèi)部存儲(chǔ)器內(nèi)部存儲(chǔ)器內(nèi)部存儲(chǔ)器也稱為內(nèi)存，是主存儲(chǔ)器，位于計(jì)算機(jī)的內(nèi)部，用來(lái)存放當(dāng)內(nèi)部存儲(chǔ)器

2、也稱為內(nèi)存，是主存儲(chǔ)器，位于計(jì)算機(jī)的內(nèi)部，用來(lái)存放當(dāng)前正在使用的或經(jīng)常要使用的程序和數(shù)據(jù)。程序只有放入內(nèi)存，才能被前正在使用的或經(jīng)常要使用的程序和數(shù)據(jù)。程序只有放入內(nèi)存，才能被CPU執(zhí)行。執(zhí)行。CPU使用系統(tǒng)地址總線訪問內(nèi)存，而借助于使用系統(tǒng)地址總線訪問內(nèi)存，而借助于I/O端口訪問外端口訪問外存。內(nèi)存的存取速度較快，一般是用半導(dǎo)體存儲(chǔ)器件構(gòu)成。內(nèi)存的容量存。內(nèi)存的存取速度較快，一般是用半導(dǎo)體存儲(chǔ)器件構(gòu)成。內(nèi)存的容量大小受到地址總線位數(shù)的限制，對(duì)大小受到地址總線位數(shù)的限制，對(duì)8086系統(tǒng)，系統(tǒng)，20條地址總線可尋址內(nèi)條地址總線可尋址內(nèi)存空間為存空間為1M字節(jié)。字節(jié)。2. 外部存儲(chǔ)器外部存儲(chǔ)器外部

3、存儲(chǔ)器也稱外存，是輔助存儲(chǔ)器。外存的特點(diǎn)是大容量，所存貯的外部存儲(chǔ)器也稱外存，是輔助存儲(chǔ)器。外存的特點(diǎn)是大容量，所存貯的信息既可修改，也可保存，存取速度較慢，要由專用的設(shè)備來(lái)管理。用信息既可修改，也可保存，存取速度較慢，要由專用的設(shè)備來(lái)管理。用來(lái)存放需要長(zhǎng)期保存的一些程序和數(shù)據(jù)。在微型計(jì)算機(jī)中，常見的外存來(lái)存放需要長(zhǎng)期保存的一些程序和數(shù)據(jù)。在微型計(jì)算機(jī)中，常見的外存有硬盤、軟盤及光盤有硬盤、軟盤及光盤(CDROM)等。等。計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)二、按存儲(chǔ)器性質(zhì)分類二、按存儲(chǔ)器性質(zhì)分類1. RAM隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器CPU能根據(jù)能根據(jù)RAM的地址將數(shù)據(jù)隨

4、機(jī)的寫入或讀出。掉電后，的地址將數(shù)據(jù)隨機(jī)的寫入或讀出。掉電后，所存信息全部丟失。通常所說的計(jì)算機(jī)內(nèi)存容量有多少字所存信息全部丟失。通常所說的計(jì)算機(jī)內(nèi)存容量有多少字節(jié)，均指節(jié)，均指RAM存儲(chǔ)器的容量。存儲(chǔ)器的容量。（1）SRAM：速度快，集成度低，功耗也大，一般高速緩：速度快，集成度低，功耗也大，一般高速緩沖存儲(chǔ)器用它組成。沖存儲(chǔ)器用它組成。（2）DRAM：其內(nèi)容在：其內(nèi)容在10-3或或10-6秒后自動(dòng)消失，因此必秒后自動(dòng)消失，因此必須周期性的在內(nèi)容消失之前進(jìn)行周期性刷新。集成度高，須周期性的在內(nèi)容消失之前進(jìn)行周期性刷新。集成度高，成本低，耗電也少，但需要一個(gè)額外的刷新電路，且運(yùn)行成本低，耗電也

5、少，但需要一個(gè)額外的刷新電路，且運(yùn)行速度慢，速度慢，SRAM比比DRAM快快25倍，一般倍，一般PC機(jī)的標(biāo)準(zhǔn)存儲(chǔ)機(jī)的標(biāo)準(zhǔn)存儲(chǔ)器都采用器都采用DRAM組成。組成。計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)2. ROM只讀存儲(chǔ)器只讀存儲(chǔ)器ROM只讀存儲(chǔ)器是將程序及數(shù)據(jù)固化在芯片中，數(shù)據(jù)只能讀只讀存儲(chǔ)器是將程序及數(shù)據(jù)固化在芯片中，數(shù)據(jù)只能讀出，不能寫入，掉電數(shù)據(jù)也不會(huì)丟失，通常存放操作系統(tǒng)的程出，不能寫入，掉電數(shù)據(jù)也不會(huì)丟失，通常存放操作系統(tǒng)的程序（序（BIOS）或用戶固化的程序。）或用戶固化的程序。（1）掩膜型）掩膜型ROM：信息由廠家寫入，用戶不能做任何修改：信息由廠家寫入，用戶不

6、能做任何修改（2）PROM可編程可編程ROM：程序固化后，內(nèi)容不能再變。：程序固化后，內(nèi)容不能再變。（3）EPROM可擦除、可編程可擦除、可編程ROM:程序固化后可通過紫外光程序固化后可通過紫外光照擦除，以便重新固化新數(shù)據(jù)。照擦除，以便重新固化新數(shù)據(jù)。（4）EEPROM電可擦除可編程電可擦除可編程ROM:可利用電壓來(lái)擦除芯片可利用電壓來(lái)擦除芯片內(nèi)容，以重新固化新數(shù)據(jù)。內(nèi)容，以重新固化新數(shù)據(jù)。計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器（Memory）隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)靜態(tài)RAM（SRAM）動(dòng)態(tài)動(dòng)態(tài)RAM（DRAM）只讀存儲(chǔ)器只讀存儲(chǔ)器

7、（ROM）掩膜掩膜ROM可編程可編程ROM（PROM）紫外線可擦除的紫外線可擦除的PROM（EPROM）電可擦除的電可擦除的PROM（EEPROM）計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)半導(dǎo)體存儲(chǔ)器的性能指標(biāo)半導(dǎo)體存儲(chǔ)器的性能指標(biāo)n1. 存儲(chǔ)容量存儲(chǔ)容量n2. 存取時(shí)間存取時(shí)間n3. 其他指標(biāo)其他指標(biāo)可靠性、集成度、價(jià)格比等可靠性、集成度、價(jià)格比等 存儲(chǔ)器是微機(jī)系統(tǒng)的重要部件之一，計(jì)算機(jī)在運(yùn)行過程中，存儲(chǔ)器是微機(jī)系統(tǒng)的重要部件之一，計(jì)算機(jī)在運(yùn)行過程中，大部分的總線周期都是對(duì)存儲(chǔ)器進(jìn)行讀大部分的總線周期都是對(duì)存儲(chǔ)器進(jìn)行讀/寫操作，因此存儲(chǔ)器寫操作，因此存儲(chǔ)器性能的好壞在很大程度

8、上直接影響計(jì)算機(jī)的性能。衡量半導(dǎo)體性能的好壞在很大程度上直接影響計(jì)算機(jī)的性能。衡量半導(dǎo)體存儲(chǔ)器性能的指標(biāo)很多，但從功能和接口電路的角度來(lái)看，最存儲(chǔ)器性能的指標(biāo)很多，但從功能和接口電路的角度來(lái)看，最重要的有以下幾項(xiàng)。重要的有以下幾項(xiàng)。 計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)字長(zhǎng)（位數(shù)）：表示一個(gè)信息多位二進(jìn)制碼稱為一個(gè)字長(zhǎng)（位數(shù)）：表示一個(gè)信息多位二進(jìn)制碼稱為一個(gè)字字, 字的位數(shù)稱為字長(zhǎng)。字的位數(shù)稱為字長(zhǎng)。幾個(gè)基本概念：幾個(gè)基本概念：存儲(chǔ)容量（存儲(chǔ)容量（M)：存儲(chǔ)二值信息的總量。：存儲(chǔ)二值信息的總量。字?jǐn)?shù)：字的總量。字?jǐn)?shù)：字的總量。地址：每個(gè)字的編號(hào)。地址：每個(gè)字的編號(hào)。字?jǐn)?shù)字

9、數(shù)=2n （n為存儲(chǔ)器外部地址線的線數(shù)）為存儲(chǔ)器外部地址線的線數(shù)）存儲(chǔ)容量（存儲(chǔ)容量（M)字?jǐn)?shù)字?jǐn)?shù)位數(shù)位數(shù)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)1. 容量容量n存儲(chǔ)器的容量是指一個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制信息量二進(jìn)制信息量。 存儲(chǔ)器芯片容量存儲(chǔ)器芯片容量=存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù) 每單元的數(shù)據(jù)位數(shù)每單元的數(shù)據(jù)位數(shù)n為了便于存放和取出數(shù)據(jù)，每個(gè)存儲(chǔ)單元必須有一個(gè)固定地址。為了減少存儲(chǔ)器芯片向外引出的地址線，在存儲(chǔ)器芯片內(nèi)部都自帶譯碼器。根據(jù)二進(jìn)制編碼譯碼的原理，n根地址線根地址線可以譯成可以譯成2n個(gè)地址個(gè)地址（單元）。所以根據(jù)存儲(chǔ)器芯片的存儲(chǔ)容量（地址單元數(shù)）就可以知道該芯片向

10、外引出的地址線的根數(shù)。2114的存儲(chǔ)容量為的存儲(chǔ)容量為1k4,1024B=210B其地址線有其地址線有10根；根；6116和和2716的的存儲(chǔ)容量為的的存儲(chǔ)容量為2k8，211B其地址線有其地址線有11根根6264和和2764的的存儲(chǔ)容量為的的存儲(chǔ)容量為8k8，其地址線有，其地址線有13根；根；計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)地址線地址線n與地址數(shù)對(duì)照表與地址數(shù)對(duì)照表地址線根數(shù)地址線根數(shù)可編譯的地址號(hào)數(shù)可編譯的地址號(hào)數(shù)地址線根數(shù)地址線根數(shù)可編譯的地址號(hào)數(shù)可編譯的地址號(hào)數(shù)24101024=1K38112048=2K416124096=4K532138192=8K66414

11、16384=16K71281532768=32K82561665536=64K9512=0.5K計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)2. 存取時(shí)間存取時(shí)間n存取速度通常用存取時(shí)間來(lái)衡量。存取時(shí)間又稱為訪問存取速度通常用存取時(shí)間來(lái)衡量。存取時(shí)間又稱為訪問時(shí)間或讀時(shí)間或讀/寫時(shí)間，它是指從啟動(dòng)一次存儲(chǔ)器操作到完成寫時(shí)間，它是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。例如，讀出時(shí)間是指從該操作所經(jīng)歷的時(shí)間。例如，讀出時(shí)間是指從CPU向存向存儲(chǔ)器發(fā)出有效地址和讀命令開始，直到將被選單元的內(nèi)容儲(chǔ)器發(fā)出有效地址和讀命令開始，直到將被選單元的內(nèi)容讀出送上數(shù)據(jù)總線為止所用的時(shí)間；寫入

12、時(shí)間是指從讀出送上數(shù)據(jù)總線為止所用的時(shí)間；寫入時(shí)間是指從CPU向存儲(chǔ)器發(fā)出有效地址和寫命令開始，直到信息寫向存儲(chǔ)器發(fā)出有效地址和寫命令開始，直到信息寫入被選中單元為止所用的時(shí)間。顯然，存取時(shí)間越短，存入被選中單元為止所用的時(shí)間。顯然，存取時(shí)間越短，存取速度越快。取速度越快。計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)3. 可靠性可靠性n可靠性是指在規(guī)定的時(shí)間內(nèi)，存儲(chǔ)器無(wú)故障讀可靠性是指在規(guī)定的時(shí)間內(nèi)，存儲(chǔ)器無(wú)故障讀/寫的概率。寫的概率。通常用平均無(wú)故障時(shí)間通常用平均無(wú)故障時(shí)間MTBF（mean time between failures）來(lái)衡量可靠性。）來(lái)衡量可靠性。MTBF可以理

13、解為兩次故障之可以理解為兩次故障之間的平均時(shí)間間隔，越長(zhǎng)說明存儲(chǔ)器的性能越好。間的平均時(shí)間間隔，越長(zhǎng)說明存儲(chǔ)器的性能越好。 4. 性能價(jià)格比性能價(jià)格比n衡量存儲(chǔ)器綜合性指標(biāo)衡量存儲(chǔ)器綜合性指標(biāo) 。計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)存儲(chǔ)矩陣地址譯碼器讀/寫控制電路地址碼輸入片選讀/寫控制輸入/輸出讀寫放大電路讀寫放大電路由大量寄存器構(gòu)成的矩陣用以決定訪問哪個(gè)字單元用以決定芯片是否工作用以決定對(duì)被選中的單元是讀還是寫讀出及寫入數(shù)據(jù)的通道計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)

14、數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)圖9-10 RAM存儲(chǔ)矩陣的示意圖 2564（256個(gè)字，每個(gè)字4位）RAM存儲(chǔ)矩陣的示意圖。如果X0Y01，則選中第一個(gè)信息單元的4個(gè)存儲(chǔ)單元，可以對(duì)這4個(gè)存儲(chǔ)單元進(jìn)行讀出或?qū)懭搿?計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)

15、礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)21141085A06A17A24A33A42A51A617A716A815A914131211I/O1I/O2I/O3I/O41A62A53A44A35A06A17A281817161514131211I/O4910I/O3I/O2I/O1A9A8A7VCCWR/CSCSWR/計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)21141085A06A17A24A33A42A51A617A716A815A914131211I/O1I/O2I/O3I/O41A62A53A44A35A06A17A281817161514131211I

16、/O4910I/O3I/O2I/O1A9A8A7VCCWR/CSCSWR/計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)存儲(chǔ)器的容量：字?jǐn)?shù)位數(shù) 。計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)2114RAM1Kx4I/O0I/O1I/O2I/O3CSWR/A0A1A9.D0D1D2D3D4D5D6D72114RAM1Kx4I/O0I/O1I/O2I/O3CSWR/A0A1A9.A0A1A9CSWR/計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) 字?jǐn)U展 將多片存儲(chǔ)器經(jīng)適當(dāng)?shù)倪B接，組成字?jǐn)?shù)更多，而位數(shù)不變的存儲(chǔ)器。 例：由10248的 RAM擴(kuò)展為40968的RAM

17、。 共需四片10248的 RAM芯片。 10248的 RAM有10根地址輸入線A9A0。 40968的RAM有12根地址輸入線A11A0。選用2線-4線譯碼器，將輸入接高位地址A11、A10，輸出分別控制四片RAM的片選端。 計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) 圖9-13 RAM字?jǐn)U展 由10248的 RAM擴(kuò)展為40968的RAM計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) (3) 字位擴(kuò)展 例：將10244的RAM擴(kuò)展為20488 RAM。 位擴(kuò)展需2片芯片，字?jǐn)U展需2片芯片，共需4片芯片。字?jǐn)U展只增加一條地址輸入線A10，可用一反相器便能實(shí)現(xiàn)對(duì)兩片RAM

18、片選端的控制。 字?jǐn)U展是對(duì)存儲(chǔ)器輸入端口的擴(kuò)展， 位擴(kuò)展是對(duì)存儲(chǔ)器輸出端口的擴(kuò)展。 計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)圖9-14 RAM的字位擴(kuò)展 將10244的RAM擴(kuò)展為20488 RAM計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)10.3 只讀存儲(chǔ)器（ROM）一、掩膜一、掩膜ROM(Read Only Memory)二、二、PROM(可編程的可編程的ROM)三、三、EPROM(可擦除的可擦除的 PROM)四、四、EEPROM(電子式可清除的電子式可清除的PROM)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)存儲(chǔ)矩陣存儲(chǔ)矩陣 地址譯碼地址譯碼器

19、器地址輸?shù)刂份斎肴?.1.1 ROM的定義與基本結(jié)構(gòu)數(shù)據(jù)輸出數(shù)據(jù)輸出控制信號(hào)輸控制信號(hào)輸入入輸出控制電路輸出控制電路地址譯碼器地址譯碼器存儲(chǔ)矩陣存儲(chǔ)矩陣輸出控制電路輸出控制電路計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)1）ROM（二極管PROM）結(jié)構(gòu)示意圖 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 線線- -4 線線 譯譯碼碼器器 存儲(chǔ)存儲(chǔ)矩陣矩陣位線位線字線字線輸出控制電路輸出控制電路M=4 4地址譯碼器地址譯碼器計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) D3 D2 D1 D0 +5V R R R

20、R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 線線- -4 線線 譯碼器譯碼器 字線與位線的交點(diǎn)都是一個(gè)字線與位線的交點(diǎn)都是一個(gè)存儲(chǔ)單元。交點(diǎn)處有二極管存儲(chǔ)單元。交點(diǎn)處有二極管相當(dāng)存相當(dāng)存1 1，無(wú)二極管相當(dāng)存，無(wú)二極管相當(dāng)存0 0當(dāng)當(dāng)OE=1時(shí)輸出為高阻狀態(tài)時(shí)輸出為高阻狀態(tài)000101111101111010001101地地 址址A1A0D3D2D1D0內(nèi)內(nèi) 容容當(dāng)當(dāng)OE=0時(shí)時(shí)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)

21、字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)本章主要內(nèi)容： 可編程陣列邏輯PAL 、通用陣列GAL的結(jié)構(gòu)與特點(diǎn)； 計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)1. PLD在數(shù)字集成芯片中的位置 數(shù)字 SSI、 MSI集成 LSI、VLSI電路 ASIC 全定制ASIC 門陣列 半定制ASIC 標(biāo)準(zhǔn)單元 PLD計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)（1）數(shù)字集成電路按照芯片設(shè)計(jì)方法的不同分類： 通用型SSI、MSI集成電路； LSI、VLSI集成電路，如微處理器、單片機(jī)等； 專用集成電路ASIC（LSI或VLSI）。 計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) （2）AS

22、IC分類 全定制ASIC：硅片沒有經(jīng)過預(yù)加工，其各層掩模都是按特定電路功能專門制造的。 半定制ASIC：按一定規(guī)格預(yù)先加工好的半成品芯片，然后再按具體要求進(jìn)行加工和制造，包括門陣列、標(biāo)準(zhǔn)單元和可編程邏輯器件(PLD)三種。計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)2. 可編程邏輯器件(PLD)（1）定義：PLD是廠家作為一種通用型器件生產(chǎn)的半定制電路，用戶可以利用軟、硬件開發(fā)工具對(duì)器件進(jìn)行設(shè)計(jì)和編程，使之實(shí)現(xiàn)所需要的邏輯功能。（2）PLD的基本結(jié)構(gòu)框圖 其中輸入緩沖電路可產(chǎn)生輸入變量的原變量和反變量，并提供足夠的驅(qū)動(dòng)能力。 圖10-1 PLD的基本結(jié)構(gòu)框圖計(jì)計(jì)算算機(jī)機(jī)電電路路基基

23、礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) （3）按集成度分類： 低密度PLD(LDPLD)：結(jié)構(gòu)簡(jiǎn)單，成本低、速度高、設(shè)計(jì)簡(jiǎn)便，但其規(guī)模較小(通常每片只有數(shù)百門)，難于實(shí)現(xiàn)復(fù)雜的邏輯。 表10-1 按編程部位分類LDPLD分類與陣列或陣列輸出電路可編程類型可編程只讀存儲(chǔ)器PROM固定可編程固定半場(chǎng)可編程現(xiàn)場(chǎng)可編程邏輯陣列FPLA可編程可編程固定全場(chǎng)可編程可編程陣列邏輯PAL可編程固定固定半場(chǎng)可編程通用陣列邏輯GAL可編程固定邏輯宏單元（OLMC）半場(chǎng)可編程計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) 高密度PLD(HDPLD)：分類分類結(jié)構(gòu)形式結(jié)構(gòu)形式類型類型可擦除可編程邏輯器件可擦除可編

24、程邏輯器件(EPLD)與或陣列與或陣列陣列型陣列型復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件(CPLD)與或陣列與或陣列陣列型陣列型現(xiàn)場(chǎng)可編程門陣列現(xiàn)場(chǎng)可編程門陣列(FPGA)門陣列門陣列單元型單元型 （4）PLD器件的優(yōu)點(diǎn) 縮短設(shè)計(jì)周期，降低設(shè)計(jì)風(fēng)險(xiǎn) 高可靠性和可加密性 降低了產(chǎn)品生產(chǎn)的總費(fèi)表表10-2: HDPLD的分類的分類計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) （5）常采用可編程元件(存儲(chǔ)單元)的類型： 一次性編程的熔絲或反熔絲元件； 紫外線擦除、電可編程的EPROM(UVEPROM)存儲(chǔ)單元，即UVCMOS工藝結(jié)構(gòu)； 電擦除、電可編程存儲(chǔ)單元，一類是E2PROM即E2CM

25、OS工藝結(jié)構(gòu)，另一類是快閃(Flash)存儲(chǔ)單元； 基于靜態(tài)存儲(chǔ)器(SRAM)的編程元件。 其中，類和類目前使用最廣泛。 計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)圖10-2 幾種常用邏輯符號(hào)表示方法（a）輸入緩沖器（b） 與門 （c） 或門（d） 三種連接 （6）幾種常見的邏輯符號(hào)表示方法計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)1.可編程陣列邏輯（PAL） （1）PAL的結(jié)構(gòu) 與陣列可編程； 或陣列固定 輸出電路固定 圖10-3 PAL的結(jié)構(gòu)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) （2）PAL的輸出結(jié)構(gòu) 專用輸出結(jié)構(gòu)。輸出端只能輸出信號(hào)，不能兼

26、作輸入。只能實(shí)現(xiàn)組合邏輯函數(shù)。目前常用的產(chǎn)品有PAL10H8、PAL10L8等。 計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) 可編程I/O結(jié)構(gòu)。輸出端有一個(gè)三態(tài)緩沖器，三態(tài)門受一個(gè)乘積項(xiàng)的控制。 當(dāng)三態(tài)門禁止，輸出呈高阻狀態(tài)時(shí)，I/O引腳作輸入用； 當(dāng)三態(tài)門被選通時(shí)，I/O引腳作輸出用。圖10-5 可編程的I/O結(jié)構(gòu)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) 寄存器輸出結(jié)構(gòu)。輸出端有一個(gè)D觸發(fā)器，在使能端的作用下，觸發(fā)器的輸出信號(hào)經(jīng)三態(tài)門緩沖輸出。能記憶原來(lái)的狀態(tài)，從而實(shí)現(xiàn)時(shí)序邏輯功能。圖10-6 寄存器輸出結(jié)構(gòu)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)

27、礎(chǔ) 異或寄存器型輸出結(jié)構(gòu)。 輸出部分有兩個(gè)或門，它們的輸出經(jīng)異或門后再經(jīng)D觸發(fā)器和三態(tài)緩沖器輸出，這種結(jié)構(gòu)便于對(duì)與或邏輯陣列輸出的函數(shù)求反，還可以實(shí)現(xiàn)對(duì)寄存器狀態(tài)進(jìn)行維持操作，適用于實(shí)現(xiàn)計(jì)數(shù)器及狀態(tài)。（A 0=A，A 1=A ）圖10-7 異或寄存器型輸出結(jié)構(gòu)計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) （3）PAL的命名 PAL共有21種，通過不同的命名可以區(qū)別。 圖10-8 PAL的命名計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ) （4）PAL的優(yōu)點(diǎn)： 提高了功能密度，節(jié)省了空間。通常一片PAL可以代替412片片SSI或24片片MSI。同時(shí)，雖然PAL只有20多種型

28、號(hào)，但可以代替90的通用器件，因而進(jìn)行系統(tǒng)設(shè)計(jì)時(shí)，可以大大減少器件的種類。 提高了設(shè)計(jì)的靈活性，且編程和使用都比較方便。 有上電復(fù)位功能和加密功能，可以防止非法復(fù)制。計(jì)計(jì)算算機(jī)機(jī)電電路路基基礎(chǔ)礎(chǔ)數(shù)數(shù)字字電電子子技技術(shù)術(shù)礎(chǔ)礎(chǔ)20世紀(jì)80年代初，美國(guó)Lattice半導(dǎo)體公司研制。 GAL的結(jié)構(gòu)特點(diǎn)：輸出端有一個(gè)組態(tài)可編程的輸出邏輯宏單元OLMC，通過編程可以將GAL設(shè)置成不同的輸出方式。這樣，具有相同輸入單元的GAL可以實(shí)現(xiàn)PAL器件所有的輸出電路工作模式，故而稱之為通用可編程邏輯器件。 GAL與PAL的區(qū)別： PAL是PROM熔絲工藝，為一次編程器件，而GAL是E2 PROM工藝，可重復(fù)編程； PAL的輸出是固定的，而GAL用一個(gè)可編程的輸出邏輯宏單元（O