第3章 嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)知識(shí)

1、基礎(chǔ)知識(shí) v總線結(jié)構(gòu) 哈佛(Harvard)結(jié)構(gòu) 馮諾依曼結(jié)構(gòu)（Von Neumann）結(jié)構(gòu) 哈佛(Harvard)結(jié)構(gòu) 程序存儲(chǔ)器數(shù)據(jù)存儲(chǔ)器CPU訪問(wèn)程序的地址線訪問(wèn)程序的數(shù)據(jù)線訪問(wèn)數(shù)據(jù)的地址線訪問(wèn)數(shù)據(jù)的數(shù)據(jù)線程序存儲(chǔ)器訪問(wèn)總線數(shù)據(jù)存儲(chǔ)器訪問(wèn)總線不嚴(yán)格的哈佛(Harvard)結(jié)構(gòu)vMCS-51系列單片機(jī)的總線結(jié)構(gòu) 程序存儲(chǔ)器數(shù)據(jù)存儲(chǔ)器CPU訪問(wèn)程序的地址線共用的數(shù)據(jù)線訪問(wèn)數(shù)據(jù)的地址線馮諾依曼結(jié)構(gòu)（Von Neumann）程序存儲(chǔ)器數(shù)據(jù)存儲(chǔ)器CPU公用的地址線共用的數(shù)據(jù)線哈佛結(jié)構(gòu) VS馮諾曼結(jié)構(gòu)v哈佛結(jié)構(gòu)是不同于傳統(tǒng)的馮諾曼（Von Neuman）結(jié)構(gòu)的并行體系結(jié)構(gòu)，其主要特點(diǎn)是將程序和數(shù)據(jù)存

2、儲(chǔ)在不同的存儲(chǔ)空間中，即程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器是兩個(gè)相互獨(dú)立的存儲(chǔ)器，每個(gè)存儲(chǔ)器獨(dú)立編址，獨(dú)立訪問(wèn)。與兩個(gè)存儲(chǔ)器相對(duì)應(yīng)的是系統(tǒng)中設(shè)置了程序總線和數(shù)據(jù)總線兩條總線，從而使數(shù)據(jù)的吞吐率提高了一倍。v馮諾曼結(jié)構(gòu)則是將指令、數(shù)據(jù)、地址存儲(chǔ)在同一存儲(chǔ)器中，統(tǒng)一編址，依靠指令計(jì)數(shù)器提供的地址來(lái)區(qū)分是指令、數(shù)據(jù)還是地址。取指令和取數(shù)據(jù)都訪問(wèn)同一存儲(chǔ)器，數(shù)據(jù)吞吐率低。流水線技術(shù) v將每條指令分解為多步v并讓各步操作重疊。從而實(shí)現(xiàn)多條指令并行處理的技術(shù)。流水線技術(shù) v例如，ARM7TDM(-S)處理器使用3步流水線結(jié)構(gòu)，一條指令的完整執(zhí)行被分為3個(gè)步驟，即：取指令、譯碼、執(zhí)行。超流水線技術(shù) v超流水線是指某些C

3、PU內(nèi)部的流水線超過(guò)通常的5-6步以上，例如Pentium pro的流水線就長(zhǎng)達(dá)14 步。將流水線設(shè)計(jì)的步(級(jí))數(shù)越多，其完成一條指令的速度越快，因此才能適應(yīng)工作主頻更高的CPU。超標(biāo)量(super scalar)技術(shù) v它是指在 CPU中有一條以上的流水線，并且每時(shí)鐘周期內(nèi)可以完成一條以上的指令，這種設(shè)計(jì)就叫超標(biāo)量技術(shù)。 流水線技術(shù)-問(wèn)題 v相關(guān)和轉(zhuǎn)移 v相關(guān)一個(gè)流水線系統(tǒng)中，如果第二條指令需要用到第一條指令的結(jié)果，這種情況叫做相關(guān) 。亂序執(zhí)行v轉(zhuǎn)移在執(zhí)行無(wú)跳轉(zhuǎn)的線性代碼時(shí)，流水線的效率最高。當(dāng)程序出現(xiàn)分支時(shí)，例如遇到跳轉(zhuǎn)語(yǔ)句，流水線將被清空，需要重新填滿才能恢復(fù)到全速執(zhí)行。 分支預(yù)測(cè)技術(shù)

4、CISC & RISCvCISC（Complex Instruction Set Computer，復(fù)雜指令集計(jì)算機(jī)）。v優(yōu)點(diǎn)是：豐富的指令系統(tǒng)很大程度簡(jiǎn)化了程序設(shè)計(jì)的難度。CISC中指令的長(zhǎng)度不一，可以節(jié)省存儲(chǔ)空間。CISC指令可以直接對(duì)存儲(chǔ)器操作，使得通用寄存數(shù)目較少。v缺點(diǎn)：由于指令系統(tǒng)龐大，尋址方式、指令格式較多，指令長(zhǎng)度不一，增加了硬件復(fù)雜度，設(shè)計(jì)成本高。指令操作復(fù)雜、執(zhí)行周期長(zhǎng)、速度低，難以優(yōu)化編譯生成高效的機(jī)器語(yǔ)言。許多指令使用頻度低，不但增加了設(shè)計(jì)負(fù)擔(dān)，也降低了系統(tǒng)的性價(jià)比。CISC & RISCvRISC(Reduced Instruction Set Com

5、puter，精簡(jiǎn)指令集計(jì)算機(jī)） v好處：（1）精簡(jiǎn)指令系統(tǒng)的設(shè)計(jì)適合超大規(guī)模集成電路（VLSI）實(shí)現(xiàn)。（2）可以提供直接支持高級(jí)語(yǔ)言的能力，簡(jiǎn)化編譯程序的設(shè)計(jì)。（3）提高機(jī)器的執(zhí)行速度和效率，降低設(shè)計(jì)成本，提高系統(tǒng)的可靠性。v缺點(diǎn)： （1）由于指令少，加重了匯編語(yǔ)言程序員的負(fù)擔(dān)，增加了機(jī)器語(yǔ)言程序的長(zhǎng)度，從而占用了較大的存儲(chǔ)空間。（2）早期的RISC結(jié)構(gòu)對(duì)浮點(diǎn)運(yùn)算的支持不夠，對(duì)虛擬存儲(chǔ)器的支持也不夠理想。 （3）相對(duì)來(lái)說(shuō)，RISC機(jī)器上的編譯程序比CISC機(jī)器上的難寫。 大端存儲(chǔ)和小端存儲(chǔ) v例如在ARM體系結(jié)構(gòu)中，存儲(chǔ)器的存儲(chǔ)格式有三種類型即字節(jié)（Byte）、半字（Half-Word）和字（

6、word）。其中，字節(jié)的長(zhǎng)度均為8位。半字（Half-Word）的長(zhǎng)度為16位，在內(nèi)存中占用2個(gè)字節(jié)空間。字（Word）的長(zhǎng)度為32位，在內(nèi)存中占用4個(gè)字節(jié)空間。 v存儲(chǔ)器中對(duì)數(shù)據(jù)的存儲(chǔ)是以字節(jié)為基本單位的，字和半字由多個(gè)字節(jié)組成的，因此，字和半字在存儲(chǔ)器中的存放就有兩種次序，一種是大端存儲(chǔ)次序，另一種是小端存儲(chǔ)次序。 大端存儲(chǔ)v大端存儲(chǔ)是指字或者半字的最高位字節(jié)（MSB：Most Significant Bit）存放在內(nèi)存的最低位字節(jié)地址上。v例如我們有一個(gè)字為0 x12345678（0 x表示一個(gè)16進(jìn)制的數(shù)），這個(gè)字由4個(gè)字節(jié)組成，按照從高位到低位的次序分別是：0 x12，0 x34，0

7、 x56，0 x78。如果把這個(gè)字放到以0 x00008000起始的內(nèi)存中，這個(gè)字在內(nèi)存中的實(shí)際存放情況如表所示： 大端存儲(chǔ)v如果我們有一個(gè)半字為0 x1234，這個(gè)字由2個(gè)字節(jié)組成，按照從高位到低位的次序分別是：0 x12，0 x34。如果把這個(gè)字放到以0 x00008000起始的內(nèi)存中，這個(gè)字在內(nèi)存中的實(shí)際存放情況如表所示： 大端存儲(chǔ) v大端存儲(chǔ)次序非常像我們平時(shí)的書(shū)寫次序，即先寫大數(shù)，后寫小樹(shù)。比如，我們總是按照千、百、十、個(gè)位來(lái)書(shū)寫數(shù)字。另外，大端存儲(chǔ)次序還廣泛運(yùn)用在TCP/IP協(xié)議上，因此又稱作網(wǎng)絡(luò)字節(jié)次序。例如在網(wǎng)絡(luò)中我們傳遞的IP地址是10.13.82.13（16進(jìn)制是：0A.0

8、D.52.0D），在TCP/IP數(shù)據(jù)包的封裝中，IP地址也被封裝為如表所示。小端存儲(chǔ) v小端存儲(chǔ)是指字或者半字的最低位字節(jié)（LSB：Lowest Significant Bit）存放在內(nèi)存的最低位字節(jié)地址上。v以16進(jìn)制數(shù)0 x12345678為例，這個(gè)字由4個(gè)字節(jié)組成，按照從高位到低位的次序分別是：0 x12，0 x34，0 x56，0 x78。如果把這個(gè)字放到以0 x00008000起始的內(nèi)存中，這個(gè)字在內(nèi)存中的實(shí)際存放情況如表3.4所示： 小端存儲(chǔ) v如果我們有一個(gè)半字為0 x1234，這個(gè)字由2個(gè)字節(jié)組成，按照從高位到低位的次序分別是：0 x12，0 x34。如果把這個(gè)字放到以0 x0

9、0008000起始的內(nèi)存中，這個(gè)字在內(nèi)存中的實(shí)際存放情況如表所示： 存儲(chǔ)器管理單元MMU vMMU(Memory Management Unit)。v主要功能: 1）將虛地址轉(zhuǎn)換成物理地址。 2）對(duì)存儲(chǔ)器訪問(wèn)權(quán)限的控制。vARM7TDMI處理器中沒(méi)有MMU，不支持Windows CE和標(biāo)準(zhǔn)Linux操作系統(tǒng)，vuCLinux 可以運(yùn)行在沒(méi)有MMU的處理器上 BSP v BSP（Board Support Packet）就是針對(duì)嵌入式系統(tǒng)開(kāi)發(fā)板的開(kāi)發(fā)工具包，對(duì)BSP比較貼切的翻譯應(yīng)該是“板級(jí)開(kāi)發(fā)包”。BSP既然是一個(gè)開(kāi)發(fā)包，里面就會(huì)包含各種開(kāi)發(fā)軟件、工具以及文檔。不同的BSP內(nèi)部所包含的內(nèi)容是不

10、一樣的，通常都回包含以下內(nèi)容：vC/C+語(yǔ)言的交叉編譯器。vBootLoader 程序。v嵌入式操作系統(tǒng)，例如嵌入式Linux、WinCE等。v調(diào)試、下載工具；例如JTAG調(diào)試下載軟件，串口調(diào)試下載軟件等。v開(kāi)發(fā)板上設(shè)備的驅(qū)動(dòng)程序。v開(kāi)發(fā)板相關(guān)的技術(shù)文檔等。BSPv與板子密切相關(guān)CPU內(nèi)存Falsh電路結(jié)構(gòu)接口芯片 BootLoader和和OSLoadervBootLoader -啟動(dòng)加載器，是用來(lái)完成系統(tǒng)啟動(dòng)和啟動(dòng)加載器，是用來(lái)完成系統(tǒng)啟動(dòng)和系統(tǒng)軟件加載工作的程序。它是底層硬件和上層應(yīng)系統(tǒng)軟件加載工作的程序。它是底層硬件和上層應(yīng)用軟件之間的一個(gè)中間軟件，其主要功能是：用軟件之間的一個(gè)中間軟件

11、，其主要功能是：完成處理器和周邊電路正常運(yùn)行所要的初始化工作。完成處理器和周邊電路正常運(yùn)行所要的初始化工作?？梢云帘蔚讓佑布牟町悾股蠈討?yīng)用軟件的編寫和移可以屏蔽底層硬件的差異，使上層應(yīng)用軟件的編寫和移植更加方便。植更加方便。不僅具有類似不僅具有類似PC機(jī)上常用的機(jī)上常用的BIOS功能，而且還可具有一功能，而且還可具有一定的調(diào)試、下載、網(wǎng)絡(luò)更新等功能。定的調(diào)試、下載、網(wǎng)絡(luò)更新等功能。BootLoaderv和板子密切相關(guān)，屬于BSPCPU內(nèi)存Falsh電路結(jié)構(gòu)接口芯片OSLoadervOSLoader顧名思義就是操作系統(tǒng)的載入器，它是用來(lái)載入操作系統(tǒng)的，也通常用于多操作系統(tǒng)的載入管理，OSLo

12、ader在PC系統(tǒng)中比較常見(jiàn)，例如Linux下的Grub、Lilo，Windows下的Windows 2k/NT/XP的OSLoader v嵌入式系統(tǒng)中很少單獨(dú)使用，一般包含在BootLoader中進(jìn)程和線程 v一個(gè)進(jìn)程是一個(gè)正在運(yùn)行的應(yīng)用程序的實(shí)例。它由兩個(gè)部分組成：一個(gè)是操作系統(tǒng)用來(lái)管理這個(gè)進(jìn)程的內(nèi)核對(duì)象。另一個(gè)是這個(gè)進(jìn)程擁有的地址空間 v從執(zhí)行角度方面看，一個(gè)進(jìn)程由一個(gè)或多個(gè)線程組成。一個(gè)線程是一個(gè)執(zhí)行單元，它控制CPU執(zhí)行進(jìn)程中某一段代碼段。一個(gè)線程可以訪問(wèn)這個(gè)進(jìn)程中所有的地址空間和資源。一個(gè)進(jìn)程最少包括一個(gè)線程來(lái)執(zhí)行代碼，這個(gè)線程又叫做主線程。ICE和ICD vICE(In-Circ

13、uit Emulator) 即在線仿真器。ICE是仿照目標(biāo)機(jī)上的CPU而專門設(shè)計(jì)的硬件，可以完全仿真處理器芯片的行為，并且提供豐富的調(diào)試功能 。vICD（In-Circuit Debugger）是在線調(diào)試器，它是ICE的簡(jiǎn)化調(diào)試工具。由于ICE的價(jià)格非常昂貴，并且每種CPU都需要一種與之對(duì)應(yīng)的ICE，使得開(kāi)發(fā)成本非常高，一個(gè)比較好的解決辦法是讓CPU直接在其內(nèi)部實(shí)現(xiàn)調(diào)試功能，并通過(guò)在開(kāi)發(fā)板上引出的調(diào)試端口，發(fā)送調(diào)試命令和接收調(diào)試信息，完成調(diào)試過(guò)程。v使用ICD的一個(gè)前提條件就是，被調(diào)試的處理器內(nèi)部必需具有調(diào)試功能。ROM Monitor vROM Monitor即ROM監(jiān)視器。它是通過(guò)在開(kāi)發(fā)主

14、機(jī)上運(yùn)行一個(gè)ROM的軟件調(diào)試工具，同時(shí)在目標(biāo)機(jī)上運(yùn)行ROM監(jiān)視器（ROM Monitor）和被調(diào)試程序，開(kāi)發(fā)主機(jī)通過(guò)軟件調(diào)試工具與目標(biāo)機(jī)上的ROM監(jiān)視器建立通信連接 。ROM Emulator vROM Emulator即ROM仿真器。它是一個(gè)硬件設(shè)備，在使用時(shí)，它通常被插入到目標(biāo)機(jī)上的ROM插槽中，專門用于仿真目標(biāo)機(jī)上的ROM芯片。在使用這種調(diào)試方式時(shí)，被調(diào)試程序首先下載到ROM仿真器中，它等效于下載到目標(biāo)機(jī)的ROM芯片上，然后在ROM仿真器中完成對(duì)目標(biāo)程序的調(diào)試。JTAG v20 世紀(jì)80 年代,聯(lián)合測(cè)試行動(dòng)組(Joint test action group ：JTAG) 起草了邊界掃描測(cè)

15、試( Boundary scan testing ：BST) 規(guī)范, 后來(lái)在1990 年被批準(zhǔn)為IEEE標(biāo)準(zhǔn)，即IEEE 1149.1規(guī)定,簡(jiǎn)稱為JTAG標(biāo)準(zhǔn)。 邊界掃描（Boundary-Scan）v在JTAG調(diào)試當(dāng)中，邊界掃描（Boundary-Scan）是一個(gè)很重要的概念。邊界掃描技術(shù)的基本思想是在靠近芯片的輸入輸出管腳上增加一個(gè)移位寄存器單元。因?yàn)檫@些移位寄存器單元都分布在芯片的邊界上（周圍），所以被稱為邊界掃描寄存器（Boundary-Scan Register Cell）。當(dāng)芯片處于調(diào)試狀態(tài)的時(shí)候，這些邊界掃描寄存器可以將芯片和外圍的輸入輸出隔離開(kāi)來(lái)，通過(guò)這些邊界掃描寄存器單元，可

16、以實(shí)現(xiàn)對(duì)芯片輸入輸出信號(hào)的觀察和控制。TAP （Test Access Port）v在邊界掃描還有一個(gè)重要概念就是TAP （Test Access Port）。TAP是一個(gè)通用的端口，通過(guò)TAP可以訪問(wèn)芯片提供的所有數(shù)據(jù)寄存器（DR）和指令寄存器（IR）。對(duì)整個(gè)TAP的控制是通過(guò)TAP Controller來(lái)完成的。TAP總共包括5個(gè)信號(hào)接口TCK、TMS、TDI、TDO和TRST ：其中4個(gè)是輸入信號(hào)接口和另外1個(gè)是輸出信號(hào)接口。一般，我們見(jiàn)到的開(kāi)發(fā)板上都有一個(gè)JTAG接口，該JTAG接口的主要信號(hào)接口就是這5個(gè)。JTAG-TAP編譯器和交叉編譯器 v編譯器編譯器(Compiler)是將一種語(yǔ)言翻譯為另一種語(yǔ)言的計(jì)算機(jī)程序。編譯器將源程序作為輸入，而產(chǎn)生用目標(biāo)語(yǔ)言（Target language）表達(dá)的等價(jià)程序。通常，編譯器所生成目標(biāo)代碼是運(yùn)行在和編譯器運(yùn)行環(huán)境相似的硬件平