的最大工作模式學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1的最大工作的最大工作(gngzu)模式模式第一頁，共12頁。用于對(duì)芯片的測(cè)試。n表4.2.5nQS1QS0 操作nQS1=0QS0=0無操作nQS1=1QS0=0隊(duì)列為空nQS1=0QS0=1從指令隊(duì)列的第一個(gè)字節(jié)中取走代碼nQS1=1QS0=1除第一個(gè)字節(jié)以外(ywi)，取后面字節(jié)的代碼。第1頁/共12頁第二頁，共12頁。的讀、寫等控制信號(hào)。S2#、S1#、S0#的組合意義參見表4.2.6。n表4.2.6 nS2#S1# S0# 總線周期的類型n111無源狀態(tài)n110寫內(nèi)存n101讀內(nèi)存n100取指n011暫停n010寫I/On001讀I/On000中斷響應(yīng)第2頁/共12頁第三頁，共

2、12頁。第3頁/共12頁第四頁，共12頁。是系統(tǒng)的總線保持(boch)請(qǐng)求HOLD和總線保持(boch)響應(yīng)HLDA信號(hào)， 這組信號(hào)是支持系統(tǒng)中的DMA工作的。在最大模式下，他們用作支持多處理器的RQ#/GT#。n LOCK#(Lock)：總線封鎖信號(hào)（標(biāo)號(hào)29），輸出。用來封鎖其它總線主的總線請(qǐng)求，當(dāng)LOCK#為低電平時(shí)， 系統(tǒng)中其他總線主就不能占用總線。LOCK#信號(hào)是由指令前綴LOCK產(chǎn)生的。 在LOCK前綴后的指令執(zhí)行完之后，硬件上便撤銷了LOCK#信號(hào)。n信號(hào)是由CPU的29號(hào)管腳上輸出的電平信號(hào)。然而，LOCK#信號(hào)是受指令控制的， 當(dāng)CPU執(zhí)行了具有總線封鎖指令LOCK前綴的指令

3、時(shí)，LOCK#管腳輸出低電平，用他來封鎖其他處理器對(duì)總線的請(qǐng)求。LOCK#為低，其他處理器不能占有總線。直至具有LOCK前綴的指令執(zhí)行完之后，LOCK#才變?yōu)闊o效電平，輸出高，撤消對(duì)其他處理器的總線封鎖。第4頁/共12頁第五頁，共12頁。令信號(hào)發(fā)生器以及控制信號(hào)發(fā)生器組成。狀態(tài)譯碼電路將CPU的總線周期狀態(tài)信號(hào)S2、S1、S0譯碼， 確定當(dāng)前總線操作的類型，在控制邏輯作用下，由命令信號(hào)發(fā)生器產(chǎn)生命令信號(hào)存儲(chǔ)器讀寫MRDC#、MWTC#，I/O讀寫IORC#、IOWC#以及中斷應(yīng)答信號(hào)INTA#。由控制信號(hào)發(fā)生器產(chǎn)生地址鎖存使能ALE、數(shù)據(jù)信號(hào)使能DEN和數(shù)據(jù)流向控制DT/R#?？刂菩盘?hào)發(fā)生器還

4、生成一個(gè)輸出信號(hào)MCE/PDEN#，當(dāng)控制邏輯的I/O總線方式控制信號(hào)IOB輸入不同時(shí)， MCE/PDEN#的作用不同，分別為（中斷控制器）主片級(jí)連使能MCE（Master Cascade Enable）和外部設(shè)備數(shù)據(jù)允許PDEN# (Peripheral Data Enable)?？刂七壿嬘?個(gè)輸入端，時(shí)鐘信號(hào)CLK、地址使能AEN#、命令信號(hào)使能CEN、IO總線方式控制信號(hào)IOB。第5頁/共12頁第六頁，共12頁。第6頁/共12頁第七頁，共12頁。收發(fā)器的使能信號(hào)。n我們?cè)谧钚∧Ｊ较到y(tǒng)中解釋過控制信號(hào)M/IO#、WR#、INTA#、ALE、DT/R#和DEN#信號(hào)，它們指出了數(shù)據(jù)傳送的類

5、型，提供了中斷響應(yīng)信號(hào)、鎖存器控制信號(hào)和總線收發(fā)器控制信號(hào)。但在最大模式系統(tǒng)中， 狀態(tài)信號(hào)S2#、S1#、S0#隱含了這些(zhxi)信息。S2#、S1#、S0#的不同組合指出了CPU執(zhí)行的不同總線操作。最大模式系統(tǒng)是通過總線控制器來產(chǎn)生諸如最小方式CPU所提供的那些系統(tǒng)控制信號(hào)的。8288的狀態(tài)譯碼電路對(duì)來自CPU的S2#、S1#、S0#進(jìn)行譯碼?？刂七壿嫷?個(gè)輸入信號(hào)：時(shí)鐘信號(hào)CLK來自系統(tǒng)時(shí)鐘。地址使能AEN#由DMA控制器控制，AEN#為低時(shí)，系統(tǒng)由DMA控制總線， 8288輸出為高阻態(tài)。命令信號(hào)使能CEN控制命令信號(hào)發(fā)生器的輸出，高有效。IO總線方式控制信號(hào)IOB則根據(jù)系統(tǒng)的配置情況

6、連接不同的輸入電平，控制信號(hào)發(fā)生器生成不同控制信號(hào)MCE或PDEN#。第7頁/共12頁第八頁，共12頁。片級(jí)連使能(Master Cascade Enable)外部設(shè)備數(shù)據(jù)(shj)允許(Peripheral Data Enable)。MCE/PDEN#的輸出取決于IOB的狀態(tài)， 當(dāng)IOB接地時(shí)， 8288配合單處理器的工作方式，MCE/PDEN#管腳為中斷控制器8259主片級(jí)連使能MCE信號(hào)，這個(gè)信號(hào)可以在包含多個(gè)8259A 中斷控制器的系統(tǒng)中作為主8259的級(jí)連控制信號(hào)， 連接8259的SP#/EN#。 如果系統(tǒng)為多處理器系統(tǒng)配置，IOB接+5V，8288的MCE/PDEN#作為PDEN#

7、信號(hào)， 它用做數(shù)據(jù)(shj)總線收發(fā)器的使能控制。第8頁/共12頁第九頁，共12頁。，I/O端口的讀、 寫命令， 意義上與存儲(chǔ)器命令信號(hào)類似，分別用于通知I/O 接口將所尋址端口的數(shù)據(jù)送到數(shù)據(jù)總線或?qū)?shù)據(jù)寫進(jìn)所尋址的端口中。h.INTA#，作為CPU的中斷響應(yīng)信號(hào)，與最小模式中的中斷響應(yīng)信號(hào)相同。很顯然，這些信號(hào)在每總線周期內(nèi)只有一個(gè)有效(yuxio)，每個(gè)總線周期內(nèi)只能是唯一的一種總線操作。了解了總線控制器8288的原理與作用以后，我們不難理解最大模式的典型配置的連接方法。第9頁/共12頁第十頁，共12頁。第10頁/共12頁第十一頁，共12頁。制的。8259是中斷控制器， 當(dāng)CPU響應(yīng)可屏蔽中斷INTR時(shí)，由8259將中斷類型碼通過(tnggu)數(shù)據(jù)總線送往CPU，此時(shí)不能允許8286的被選通，8259的SP#/EN#輸出的有效電平將8286封鎖。 因此， 只有當(dāng)8288的DEN和8