FIR(有限沖激響應(yīng))濾波器培訓(xùn)講學(xué)

1、Good is good, but better carries it.精益求精，善益求善。FIR(有限沖激響應(yīng))濾波器-實驗3:設(shè)計FIR（有限沖激響應(yīng)）濾波器針對Spartan-3E開發(fā)套件介紹在這個實驗里,將向你展示通過系統(tǒng)發(fā)生器的FIR和FDATool模塊來指定、模擬和實現(xiàn)FIR濾波器的方法.FDATool模塊被用來定義濾波器的階數(shù)和系數(shù),FIR模塊被用作Simulink模擬以及在FPGA中用XilinxISE來實現(xiàn)設(shè)計.你也可以通過實際硬件來運(yùn)行它以驗證這個設(shè)計的功能.注意:在c:xupdsp_flowlabslabsolutionslab3目錄下有完整的例子.目標(biāo)在完成這個試驗后,

2、你將能夠:用FDATool模塊輸入你的濾波器指數(shù)，在設(shè)計中使用產(chǎn)生的系統(tǒng)或把它儲存在工作區(qū)使用具有FDATool模塊產(chǎn)生的系數(shù)的FIR模塊,并在Simulink中運(yùn)行bit-true仿真產(chǎn)生設(shè)計并用ResourceEstimator模塊和post-map報告估計資源利用量設(shè)計描述你是Cyberdyne系統(tǒng)的一個dsp設(shè)計者.你的公司正在調(diào)查用數(shù)字濾波器代替安防檢測器中的模擬濾波器，以嘗試提高性能和降低整個系統(tǒng)的成本.這將使貴公司可以進(jìn)一步滲入日益增長的安防市場.一個單頻取樣濾波器設(shè)計如下:SamplingFrequency(Fs)（采樣頻率）=1.5MHzFstop1=270kHzFpass1

3、=300kHzFpass2=450khzFstop2=480kHzAttenuationonbothsidesofthepassband（雙邊通頻帶衰減）=54dBPassbandripple（通頻帶脈動）=1因為靈活性和上市時間的原因，Cyberdyne已經(jīng)選擇FPGA來實現(xiàn)它.你的HDL設(shè)計經(jīng)驗是有限的.因為你對MathWorks的產(chǎn)品比較熟悉，所以SystemGeneratorforDSP會是一個在FPGA中實現(xiàn)濾波器的優(yōu)秀解決方案.你的經(jīng)理MilesBooth已經(jīng)要求你創(chuàng)建一個在即將完成的Spartan-3E原型板上實現(xiàn)的濾波器的原型.這個原型必須盡可能快地完成，這是因為Aggress

4、iveSecurity會議即將來臨,這個會議是業(yè)界今年最大的會議，我們不能錯過它.你的經(jīng)理已經(jīng)提供了具有輸入源和輸出接收端的最初模型.你的設(shè)計必須用隨機(jī)輸入源和來自DSPBlockset的chirp信號來仿真.為分析濾波器的輸出,輸入和輸出信號在頻譜示波器中顯示.頻譜示波器用來比較在FPGA中實現(xiàn)的定點(diǎn)FIR濾波器的錄放頻譜響應(yīng).兩個不同的輸入源用來仿真這個濾波器:chirp信號模塊,其掃描頻率為6KHz到10KHz，不管其瞬時輸出頻率隨機(jī)信號源發(fā)生器,它輸出范圍在1.9到1.9的均勻分布的隨機(jī)信號.因為均勻信號是有界的，它是驅(qū)動定點(diǎn)濾波器的較好的選擇.設(shè)計流程這個試驗由六個主要步驟組成.在步

5、驟1，你將用系統(tǒng)發(fā)生器的FDATool模塊來產(chǎn)生指定FIR濾波器的系數(shù).在步驟2,你將把這個系數(shù)與FIRfilter模塊聯(lián)系起來.步驟3要求你用兩個已提供的輸入源仿真這個設(shè)計并分析系數(shù)和輸入信號寬度變化的影響.在步驟4,你將要添加一個轉(zhuǎn)換模塊以調(diào)整輸出寬度，添加一個延時模塊以提高效率，添加一個資源估計模塊以估計資源占用量，從而完成整個設(shè)計.在下一步將實現(xiàn)這個設(shè)計.在每一步總的指示下面,你會發(fā)現(xiàn)手把手的說明和圖表，指出了實現(xiàn)總的指示的更多細(xì)節(jié).如果你對個別指導(dǎo)有信心,可以略過手把手的說明，跳到下一步的總指示.注意:如果你當(dāng)時不能完成這個實驗,你可以從Xilinx大學(xué)計劃網(wǎng)站HYPERLINK下載

6、實驗文件產(chǎn)生FIR濾波器所需的系數(shù)步驟1實驗總流程:步驟4:完成整個設(shè)計步驟3:仿真濾波器步驟2:把系數(shù)與濾波器相關(guān)聯(lián)步驟1:產(chǎn)生濾波器系數(shù)Step7:執(zhí)行HW-in-the-Loop驗證Step5:實現(xiàn)設(shè)計Step6:估計資源占用量從XilinxBlocksetDSPblockset中添加FDATool模塊到包含一個DAFIR濾波器的設(shè)計中.按照下列要求用FDATool模塊產(chǎn)生FIR濾波器的系數(shù)SamplingFrequency(Fs)（采樣頻率）=1.5MHzFstop1=270KHzFpass1=300KHzFpass2=450KhzFstop2=480KHzAttenuationonb

7、othsidesofthepassband（雙邊通頻帶衰減）=54dBPassbandripple（通頻帶脈動）=1在Matlab中,改變目錄為c:/xup/dsp_flow/labs/lab3/:在命令行窗口鍵入cdc:/xup/dsp_flow/labs/lab3/.從MATLAB控制臺窗口打開bandpass_filter.mdl模塊從XilinxBlocksetDSP添加FDATool模塊到這個設(shè)計在FDAToolDesignFilter窗口(圖3-1)輸入下列濾波器參數(shù)ResponseType:BandpassUnits:KHzSamplingFrequency(Fs)=1.5MHz

8、Fstop1=270KHzFpass1=300KHzFpass2=450KhzFstop2=480KHzAttenuationonbothsidesofthepassband=54dB(Astop1andAstop2parameters)Passbandripple=1(Apass)圖3-1.在FDATool中設(shè)計一個濾波器.點(diǎn)擊DesignFilter按鈕以確定濾波器指令頻譜窗口將被更新并顯示如圖3-2圖3-2.所設(shè)計濾波器的幅頻響應(yīng).?1.基于所定義的技術(shù)要求,最小的濾波器階數(shù)是多少?用FileSaveSession來儲存fda格式文件coefficients.fda中的系數(shù)注意:這是可選

9、的步驟.這些系數(shù)對這個設(shè)計仍然可以利用.如果你把參數(shù)儲存在fda-file中，你可以通過FDATool模塊參數(shù)對話框來加載它們.用FileExport導(dǎo)出工作區(qū)中的系數(shù)，其Numeratorvariablename為Num（圖3-3）注意:這將在你的MATLAB工作區(qū)添加Num變量.對于一個FIR濾波器,Numto代表用在濾波器中的系數(shù).因為通過FDATool模塊仍能利用這些系數(shù)，這也是一可選的步驟圖3-3.在工作區(qū)中導(dǎo)出系數(shù).在MATLAB控制臺窗口鍵入Num來查看系數(shù)列表在MATLAB控制臺窗口鍵入max(Num)以確定指出系數(shù)寬度和二進(jìn)制小數(shù)點(diǎn)的最大系數(shù)值?2.填入與系數(shù)相關(guān)的下列信息最

10、大值:_最小值:把系數(shù)與FIR濾波器相關(guān)聯(lián)步驟2實驗總流程:Step4:CompletetheDesignStep3:SimulatetheFilterStep2:AssociateCoefficientstoFilterStep1:GenerateFilterCoefficientsStep7:PerformHW-in-the-LoopVerificationStep5:ImplementDesignStep6:EstimateResources從XilinxBlocksetDSPlibrary添加FIR濾波器模塊并與產(chǎn)生的系數(shù)關(guān)聯(lián)從XilinxBlocksetDSPlibrary添加FIR

11、(DAFIRv9_0)濾波器到設(shè)計中雙擊XilinxFIRFilter模塊并在模塊參數(shù)窗口(圖3-4)中輸入以下參數(shù)Coefficients:xlfda_numerator(FDATool)CoefficientStructure:InferredfromCoefficientsNumberofbitsperCoefficients:12BinaryPointforCoefficients:11ProvideValidPorts:unchecked圖3-4.FIR濾波器模塊參數(shù).點(diǎn)擊OK以接受設(shè)置如圖3-5所示連接設(shè)計的各個模塊圖3-5.設(shè)計用來仿真的FIR濾波器模塊.在Simulink中仿真

12、FIR濾波器步驟3實驗總流程:Step4:CompletetheDesignStep3:SimulatetheFilterStep2:AssociateCoefficientstoFilterStep1:GenerateFilterCoefficientsStep7:PerformHW-in-the-LoopVerificationStep5:ImplementDesignStep6:EstimateResources設(shè)置樣值輸入為FIX_8_6，輸入采樣周期為1/1500000.利用頻譜示波器,研究chirp和noise信號的輸出.雙擊GatewayIn模塊并設(shè)置格式為FIX_8_6，采樣周

13、期為1/1500000選擇Chirp信號為輸入源并開始仿真如果你收到下列錯誤,根據(jù)消息更新FIR的等待時間,并再次仿真.調(diào)出示波器并驗證一直衰減的FIR濾波器的輸出信號，這些信號應(yīng)如圖3-7和圖3-8所示.圖3-7.無衰減通頻帶(頻譜示波器).圖3-8.禁帶衰減(頻譜示波器).停止仿真選擇RandomSource并運(yùn)行仿真圖3-10.隨機(jī)信號輸入源(頻譜示波器).停止仿真完成FIR濾波器設(shè)計步驟4實驗總流程:Step4:CompletetheDesignStep3:SimulatetheFilterStep2:AssociateCoefficientstoFilterStep1:Generat

14、eFilterCoefficientsStep7:PerformHW-in-the-LoopVerificationStep5:ImplementDesignStep6:EstimateResources加入convert模塊以得到FIX_8_6格式的輸出，從而降低顯示所需的動態(tài)量程.加入delay部件以提高性能.利用ResourceEstimator估計設(shè)計所需的資源.從XilinxBlocksetBasicElements庫中添加一個Convert模塊到FIR濾波器的輸出以使輸出符合FIX_8_6格式并改變quantization為Truncate，Overflow為Wrap從Xilinx

15、BlocksetBasicElements庫中添加一個延時部件到輸出以實現(xiàn)流水線技術(shù)并提高性能，流水線技術(shù)會在輸出衰減器中得到實現(xiàn)確信FIRsize被設(shè)置為FIX_12_11，GatewayInsize被設(shè)置為FIX_8_6從XilinxBlocksetIndex庫中添加ResourceEstimator模塊到設(shè)計中注意:注意你的設(shè)計應(yīng)如圖3-11所示.圖3-11.完成的FIR濾波器設(shè)計.實現(xiàn)FIR濾波器步驟5實驗總流程:Step4:CompletetheDesignStep3:SimulatetheFilterStep2:AssociateCoefficientstoFilterStep1:

16、GenerateFilterCoefficientsStep7:PerformHW-in-the-LoopVerificationStep5:ImplementDesignStep6:EstimateResources設(shè)置FIR硬件過采樣率為9,FIR核等待時間為14,然后運(yùn)行仿真.這將更新采樣率為7.407e-008.按照以下技術(shù)要求用系統(tǒng)發(fā)生器產(chǎn)生代碼.在工程向?qū)Ю锎蜷_bandpass_filter.ise工程,綜合并執(zhí)行它.Input:Width=FIX_8_6,Quantization=Truncate,Overflow=WrapOutputWidth:FIX_8_6FIRCoreLa

17、tency:14FIRHardwareOver-SamplingRate:9FIRCoefficients:FIX_12_12Compilation:HDLNetlistPart:Spartan3exc3s500e-4fg320SynthesisTool:XSTTargetDirectory:c:/xup/dsp_flow/labs/lab3/iseCreateTestbench:UncheckedSimulinkSystemPeriod(sec):7.407e-008FPGASystemClockPeriod(ns):20雙擊FIR模塊并設(shè)置HardwareOver-SamplingRate

18、為9，latency為14?3.HardwareOver-SamplingRate設(shè)置為9后，濾波器的實現(xiàn)結(jié)果有何變化?為何要把它設(shè)為9而不是8?運(yùn)行仿真.如果采樣率更新窗口出現(xiàn),接受采樣率為7.407e-008并再次運(yùn)行仿真雙擊系統(tǒng)發(fā)生器符號并設(shè)置以下參數(shù)Compilation:HDLNetlistPart:Spartan3exc3s500e-4fg320SynthesisTool:XSTTargetDirectory:c:/xup/dsp_flow/labs/lab3/ise(or./ise)CreateTestbench:UncheckedSimulinkSystemPeriod(sec

19、):7.407e-008FPGASystemClockPeriod(ns):20雙擊Generate按鈕以產(chǎn)生設(shè)計在資源管理器中雙擊bandpass_filter_cw.ise以打開ProjectNavigator高亮突出頂層文件并雙擊執(zhí)行?4.利用各種報告,回答以下問題Slices的數(shù)目:有無定時約束?實際時鐘周期:?5.在選擇連續(xù)執(zhí)行的情況下,濾波器的實際時鐘是多少?用ResourceEstimator估計資源利用率步驟6實驗總流程:Step4:CompletetheDesignStep3:SimulatetheFilterStep2:AssociateCoefficientstoFilt

20、erStep1:GenerateFilterCoefficientsStep7:PerformHW-in-the-LoopVerificationStep5:ImplementDesignStep6:EstimateResources用ResourceEstimator模塊和post-map報告,估計此設(shè)計所用的資源.雙擊resourceestimator模塊從下拉框中選擇Post-Map并點(diǎn)擊Estimate按鈕.ISE將自動通過綜合和映射來運(yùn)行并產(chǎn)生映射報告.?6.資源估計器的報告有什么內(nèi)容?Slices的數(shù)目:FFs的數(shù)目:LUTs數(shù)目:實現(xiàn)Hardware-in-the-Loop驗證步

21、驟7實驗總流程:Step4:CompletetheDesignStep3:SimulatetheFilterStep2:AssociateCoefficientstoFilterStep1:GenerateFilterCoefficientsStep7:PerformHW-in-the-LoopVerificationStep5:ImplementDesignStep6:EstimateResources利用系統(tǒng)發(fā)生器產(chǎn)生硬件電路并通過硬件電路板來驗證設(shè)計.通過Simulink仿真這個設(shè)計.儲存模型為bandpass_filter_hwcosim.mdl雙擊系統(tǒng)發(fā)生器符號并設(shè)置以下參數(shù)Comp

22、ilation:HardwareCo-simulationxupsp3e_starter_kitSynthesisTool:XSTTargetDirectory:c:/xup/dsp_flow/labs/lab3/sp3e(or./sp3e)CreateTestbench:UncheckedSimulinkSystemPeriod(sec):7.407e-008點(diǎn)擊Generate按鈕，會出現(xiàn)一個對話框，顯示編譯處理的過程，如圖3-12圖312.在命令窗口的編譯過程.當(dāng)發(fā)生器成功完成后,一個新的Simulink庫窗口將打開，并出現(xiàn)一個具有適當(dāng)輸入輸出數(shù)的模塊.圖313.在新的Simulink窗口中打開的被