最新-第5章半導(dǎo)體存儲(chǔ)器及其接口-PPT精品課件

1、微機(jī)原理及接口技術(shù)第5章 半導(dǎo)體存儲(chǔ)器及其接口微機(jī)原理與接口技術(shù) 半導(dǎo)體存儲(chǔ)器的分類與基本結(jié)構(gòu) 隨機(jī)存取存儲(chǔ)器 只讀存儲(chǔ)器 存儲(chǔ)器與CPU的連接 微機(jī)內(nèi)存層次結(jié)構(gòu) 微機(jī)系統(tǒng)的內(nèi)存管理主要內(nèi)容5.1 存儲(chǔ)器概述 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶部件，用來存放用二進(jìn)制數(shù)據(jù)表示的程序和數(shù)據(jù)。內(nèi)存儲(chǔ)器外存儲(chǔ)器RAMROMDRAMPROMEPROME2PROM磁盤SRAM掩膜ROM光盤5.1.1 半導(dǎo)體存儲(chǔ)器的分類與性能指標(biāo)1. 分類 SRAM：存取速度快、功耗大、價(jià)高、集成度低。 DRAM：存取速度慢、功耗小、價(jià)低、集成度高。（1）RAM（2）ROM 掩膜ROM：內(nèi)容在芯片制造過程中固化。 PROM：內(nèi)容只

2、能寫一次。 EPROM：內(nèi)容可多次改寫，紫外線擦除。 E2PROM：電擦除的EPROM。2. 性能指標(biāo)（1）容量：每塊芯片上能存儲(chǔ)的二進(jìn)制位數(shù)， 單位NM。（2）速度：存取數(shù)據(jù)的時(shí)間，單位ns。（3）功耗：功耗和速度成正比， 單位w/單元或 mw/芯片。（4）價(jià)格5.1.2 半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)地址信號(hào)控制信號(hào)讀/寫控制地址譯碼器數(shù)據(jù)信號(hào) 存儲(chǔ)體地址譯碼器實(shí)現(xiàn)對(duì)存儲(chǔ)單元的尋址，常用的有單譯碼和雙譯碼方式。1. 單譯碼方式5.1.3 存儲(chǔ)單元的尋址單譯碼方式主要用于小容量的存儲(chǔ)器。圖5-1單譯碼結(jié)構(gòu)示意圖Ap-1Ap-2A1A0N 取 1 譯 碼 器基本存儲(chǔ)電路p個(gè)輸入M位位線D0D1DM1N

3、根字線N=2p個(gè)地址輸出緩沖放大器W0W1 選中的字線輸出M位Wn-12. 雙譯碼方式圖5-2雙譯碼結(jié)構(gòu)示意圖A0A1A2A3A4X(行)地址譯碼器X0X31.W0,0W31,0W0,31W31,31Y0Y31基本存儲(chǔ)電路R/W控制數(shù)據(jù)輸入數(shù)據(jù)輸出A5A6A7A8A9 Y(列)地址譯碼及I/O控制例 Intel 2732 ROM (4K8bit)： 12位（212=4K）地址線 8位I/O數(shù)據(jù)線Intel 2114 RAM (1K4bit)： 10位（210=1K）地址線 4位I/O數(shù)據(jù)線5.2 隨機(jī)存取存儲(chǔ)器RAM RAM可以隨時(shí)在任意位置上存取信息，但怕掉電。根據(jù)存儲(chǔ)器芯片內(nèi)部基本單元電路

4、的結(jié)構(gòu)，可分為靜態(tài)RAM和動(dòng)態(tài)RAM。1. 單元電路5.2.1 靜態(tài)RAM（SRAM）圖5.36管SRAM存儲(chǔ)單元電路圖5.4SRAM芯片組成示意圖A0A1A2A3A4X譯碼驅(qū)動(dòng)132.控制電路I/O電路輸出驅(qū)動(dòng)輸出A5A6A7A8A923132321024存儲(chǔ)單元. . . 123132Y譯碼輸入讀/寫片選2. SRAM芯片組成3. RAM芯片實(shí)例（1）Intel 2114 （1K4 bit SRAM）A0A9：地址輸入 CS：片選I/O1I/O4：數(shù)據(jù)I/OWE：寫允許CSWE 0 0寫操作 0 1讀操作（2） Intel 6116 （2K8bit SRAM）圖5-56116結(jié)構(gòu)框圖A4A

5、10A0A3.X行譯碼Y列譯碼128存儲(chǔ)矩陣128128168I/O控制電路8數(shù)據(jù)輸入/輸出緩沖器I/O0I/O7CEWEOE.165.2.2 動(dòng)態(tài)RAM（DRAM）1. 單元電路刷新放大器列選擇信號(hào)行選擇信號(hào)QC圖5-6單管DRAM存儲(chǔ)單元電路數(shù)據(jù)輸入/輸出線2. DRAM的刷新 DRAM是利用電容存儲(chǔ)電荷的原理保存信息的。為防止電容逐漸放電使信息丟失，DRAM需要在預(yù)定的時(shí)間內(nèi)不斷進(jìn)行刷新。 所謂刷新就是把寫入到存儲(chǔ)單元的數(shù)據(jù)讀出，經(jīng)過放大器放大后再寫入該單元。 DRAM的刷新是一行一行進(jìn)行的，每刷新一行的時(shí)間稱為刷新周期。刷新的方式有三種：集中刷新、分散刷新和異步刷新。 集中刷新 在信息

6、保存允許的時(shí)間范圍（如2ms） 內(nèi)，集中一段時(shí)間對(duì)所有基本存儲(chǔ)單元 一行一行地順序進(jìn)行刷新。 分散刷新 每隔一段時(shí)間刷新一次，刷新操作與 CPU操作無關(guān)。 異步刷新 在一個(gè)指令周期中，利用CPU不進(jìn)行訪 問存儲(chǔ)器操作時(shí)進(jìn)行刷新的方法。圖5-7DRAM控制器邏輯圖3. DRAM芯片實(shí)例 4164的8條地址線重復(fù)使用，采用行列地址復(fù)合選擇法得到16位地址信號(hào)尋址64K個(gè)存儲(chǔ)單元。片內(nèi)64K個(gè)存儲(chǔ)單元排列成4個(gè)128 128存儲(chǔ)矩陣，即每行512個(gè)單元，共128行。所有存儲(chǔ)單元要在2ms內(nèi)全部刷新一次，需要128次刷新操作，由DMA控制器8237A-5來控制完成。MN4164（64K1 bit DR

7、AM）5.3 只讀存儲(chǔ)器ROM ROM中各基本存儲(chǔ)電路所存信息是固定的、非易失性的，在機(jī)器運(yùn)行期間只能讀出不能寫入。ROM中信息的寫入通常是在脫機(jī)或非正常工作情況下用人工方式或電氣方式完成的，稱為對(duì)ROM編程。5.3.1 ROM的組成圖5-8ROM組成框圖輸出電路地址譯碼地址輸入控制邏輯存儲(chǔ)矩陣D7D0. . .5.3.2 ROM的類型1. 掩膜ROM（MROM）1010110101010110圖5-944掩膜ROM矩陣2. 可編程ROM（PROM）圖5-10 PROM基本存儲(chǔ)單元3. 紫外線擦除可編程ROM（EPROM）圖5-11 EPROMC擦寫原理及單元電路 P+P+-SiO2浮柵SDN

8、襯底+ + +4. 電擦除可編程ROM（E2PROM）5. 閃速存儲(chǔ)器（Flash Memory）寫入過程中自動(dòng)進(jìn)行擦除，但擦寫時(shí)間較長，約需10ms。采用一種非揮發(fā)性存儲(chǔ)技術(shù)的E2PROM類型存儲(chǔ)器，在不加電情況下，信息可保持10年。存取速度遠(yuǎn)高于E2PROM，可達(dá)30ns或更快。 Intel 2732 A (4K8bit EPROM)（1） 2732A的結(jié)構(gòu)框圖圖5-122732A結(jié)構(gòu)框圖5.3.2 ROM芯片實(shí)例數(shù)據(jù)輸出OE/VPP允許輸出和片選邏輯CEA11A0Y譯碼X譯碼Y門.4K8位存儲(chǔ)矩陣輸出緩沖（2） 引腳名稱A11A0地址輸入O7O0數(shù)據(jù)輸出CE芯片允許OE/VPP輸出允許/

9、編程Vcc電源(+5V)GND地（3） 2732A的操作模式模式讀備用編程程序校驗(yàn)程序禁止引腳CEOE/VPPVcc輸出低高低高低無關(guān)VPP低VPP+5V+5V+5V+5V+5VDout高阻DinDout高阻5.4 存儲(chǔ)器與CPU的連接圖5.13連接示意圖CPU地址總線數(shù)據(jù)總線控制總線存儲(chǔ)器（1）CPU總線的負(fù)載能力。（2）存儲(chǔ)器的地址分配和片選。（3） 控制信號(hào)的連接。（4） CPU的時(shí)序和存儲(chǔ)器芯片存取速度 的配合。連接時(shí)要考慮的問題：5.4.1 存儲(chǔ)器的地址選擇 一個(gè)存儲(chǔ)器系統(tǒng)通常由多片存儲(chǔ)芯片組成。CPU發(fā)出地址信號(hào)對(duì)存儲(chǔ)器尋址必須實(shí)現(xiàn)兩種選擇：片選；字選。 片選：使某一芯片的CS為有

10、效來選中該 芯片。 字選：在被選中的芯片內(nèi)部再選擇某一 存儲(chǔ)單元。 片選信號(hào)由存儲(chǔ)器芯片的外部譯碼電路產(chǎn)生，需設(shè)計(jì)。 字選信號(hào)由存儲(chǔ)器芯片的內(nèi)部譯碼電路產(chǎn)生，無需設(shè)計(jì)。存儲(chǔ)器的地址選擇方法由三種： 線性選擇法； 全譯碼選擇法； 部分譯碼選擇法。1. 線性選擇法 直接用CPU地址總線中的某一高位線作為存儲(chǔ)器芯片的片選信號(hào)。例1 某一計(jì)算機(jī)系統(tǒng)有16條地址線，現(xiàn)需 1KRAM和1KROM的存儲(chǔ)空間，采用 線選法組成該存儲(chǔ)系統(tǒng)。A10&MREQA9A0CSROM1K8A9A0CSRAM1K8A9A0D7D0A10作片選：ROM 0000H03FFH，RAM 0400H07FFH。A11作片選：ROM

11、 0000H03FFH，RAM 0800H0BFFH。線選法的優(yōu)點(diǎn)：選片方式簡單，節(jié)省譯碼電路。線選法的缺點(diǎn)： 地址空間不連續(xù)；地址分配多義性（高位地址重疊）；不能充分利用存儲(chǔ)空間。線選法適用于存儲(chǔ)容量較小且不要求擴(kuò)充的系統(tǒng)2. 全譯碼選擇法 對(duì)全部地址總線進(jìn)行譯碼，可直接尋址2N（N為地址線根數(shù)）字節(jié)單元。一般將高位地址線全作為譯碼器的輸入，譯碼器的輸出作為片選信號(hào)。常用的譯碼器：Intel 8205、74LS138等。 例2 采用全譯碼方式設(shè)計(jì)一個(gè)12K字節(jié)的存 儲(chǔ)器系統(tǒng)，低8KB為 EPROM，高 4KB 為 RAM，地址范圍：0000H 2FFFH。 低8KB EPROM，選用兩片4K

12、8的2732A； 高4KB RAM，選用兩片2K8位的6116； CPU的A0A11與2732A連， A0A10與6116 連； 譯碼器選用74LS138，其地址輸入A、B、C 分別與A12、A13、A14相連； 各芯片地址分配：分析0000H 0FFFH 4K 2732A1000H 1FFFH 4K 2732A2000H 27FFH 2K 61162800H 2FFFH 2K 6116圖5.1474LS138引腳圖及真值表圖5.15例2系統(tǒng)連接框圖3. 部分譯碼選擇法 若將高位地址線中的幾位經(jīng)過譯碼后作為片選控制，則稱為部分譯碼選擇法。它是線選法和全譯碼法的混合方式。 顯然，由于高位地址沒有

13、全部參與譯碼片選，地址仍有重疊區(qū)。 部分譯碼法的可尋址空間比線選法大，比全譯碼法小。結(jié)論 CPU與存儲(chǔ)器相連時(shí)，將低位地址線連到存儲(chǔ)器所有芯片的地址線上，實(shí)現(xiàn)片內(nèi)選址。高位地址線單獨(dú)選用（線選法）或經(jīng)過譯碼器（部分譯碼或全譯碼）譯碼輸出控制芯片的片選端，實(shí)現(xiàn)芯片間尋址。連接時(shí)要注意地址分布及重疊區(qū)。5.4.2 數(shù)據(jù)線及控制線的連接1. 數(shù)據(jù)線的連接 若存儲(chǔ)芯片的數(shù)據(jù)線根數(shù)與CPU相同，則直接相連；若存儲(chǔ)芯片的數(shù)據(jù)線比CPU少，則要進(jìn)行位擴(kuò)展。2. 控制線的連接 CPU與存儲(chǔ)器相關(guān)的控制信號(hào)有：存儲(chǔ)器請(qǐng)求信號(hào)（如8086的M/IO）和讀寫控制信號(hào)（RD、WR）。這些控制信號(hào)可以參加譯碼控制，也可

14、直接與存儲(chǔ)芯片的控制輸入端相連?？偟脑瓌t是能正確確定存儲(chǔ)器的讀寫狀態(tài)，使CPU能順利完成響應(yīng)的讀寫操作。1. Intel 2114(1K4bit)與8位Z-80CPU 連接組成2KB(2K8bit)RAM系統(tǒng)圖5.15系統(tǒng)連接圖5.4.3 存儲(chǔ)器與CPU的連接舉例（1）所需芯片數(shù)需要字位全擴(kuò)展位擴(kuò)展：4 bit 8 bit字?jǐn)U展：1 K 2 K（2）片選信號(hào)的譯碼方式 全譯碼法 線選法A15 A12 A11 A10 A9 A8 A7 A4 A3 A0片選片內(nèi)譯碼0 0 0 0(選中第一組)0 0 0 0 0 0 0000H 1 1 1 1 1 1 03FFH0 0 0 1(選中第二組)0 0

15、0 0 0 0 0400H 1 1 1 1 1 1 07FFH 全譯碼法A15 A12 A11 A10 A9 A0 線選法用高位地址的某一位實(shí)現(xiàn)片選控制。A10MREQ&至第二組CS至第一組CS顯然，有重疊地址空間。X X X 0(選中第一組)0 0 0 0 0 0 1 1 1 1 1 1X X X 1(選中第二組)0 0 0 0 0 0 1 1 1 1 1 1A15 A12 A11 A10 A9 A8 A7 A4 A3 A0片選片內(nèi)譯碼A15 A10 A9 A02. Intel 2114 與Z-80 CPU連接組成4KB的RAM系統(tǒng)圖5.17連接系統(tǒng)圖片選信號(hào)的譯碼（部分譯碼法）X X 0

16、0(選中第一組)0 0 0 0 0 0 1 1 1 1 1 1X X 0 1(選中第二組)0 0 0 0 0 0 1 1 1 1 1 1A15 A12 A11 A10 A9 A8 A7 A4 A3 A0片選片內(nèi)譯碼X X 1 0(選中第三組)0 0 0 0 0 0 1 1 1 1 1 1X X 1 1(選中第四組)0 0 0 0 0 0 1 1 1 1 1 1A15 A12 A11 A10 A9 A8 A7 A4 A3 A0片選片內(nèi)譯碼3. 8086 CPU與存儲(chǔ)器的連接圖5.18存儲(chǔ)體的連接A19 A0BHE8086D15D8D7 D0地址鎖存器偶數(shù)存儲(chǔ)體BHE奇數(shù)存儲(chǔ)體A0ABDBA19

17、A0BHE與A0信號(hào)實(shí)現(xiàn)對(duì)存儲(chǔ)體的選擇BHE0(低)01(高)1A01傳送字節(jié)同時(shí)傳送高、低兩個(gè)字節(jié)奇數(shù)地址的高位字節(jié)偶數(shù)地址的低位字節(jié)不傳送0105.5 微機(jī)內(nèi)存層次結(jié)構(gòu) 隨著CPU速度的大幅提高，DRAM成為瓶頸，而用SRAM作為系統(tǒng)的內(nèi)存，則成本太高無法實(shí)現(xiàn)。為解決這一問題，引入了內(nèi)存層次的概念。 DRAM作為主存：經(jīng)常使用的數(shù)據(jù)或程序 SRAM作為高速緩存：使用最頻繁但容量 不大的程序或數(shù)據(jù) 磁盤作為虛擬內(nèi)存：不太常用但容量較大 的程序或數(shù)據(jù)圖5.19內(nèi)存的層次結(jié)構(gòu)5.5.1 主存儲(chǔ)器1. 存儲(chǔ)器組織（1）16位存儲(chǔ)系統(tǒng)適用于8086/80286/80386SX微處理器。圖5.2016

18、位存儲(chǔ)系統(tǒng)基本組織（2）32位存儲(chǔ)系統(tǒng)適用于80386/80486微處理器。圖5.2132位存儲(chǔ)系統(tǒng)基本組織 每個(gè)存儲(chǔ)體為8位寬度，最大1GB，4個(gè)存儲(chǔ)體共可尋址4GB存儲(chǔ)空間。（3）64位存儲(chǔ)系統(tǒng)適用于Pentium系列微處理器。圖5.2264位存儲(chǔ)系統(tǒng)基本組織 每個(gè)存儲(chǔ)體為8位寬度，對(duì)Pentium，每個(gè)存儲(chǔ)體最大512MB，8個(gè)存儲(chǔ)體共可尋址4GB存儲(chǔ)空間；對(duì)Pentium ProP4，每個(gè)存儲(chǔ)體最大8GB，8個(gè)存儲(chǔ)體共可尋址64GB存儲(chǔ)空間。2. 存儲(chǔ)器模塊 雙列直插式：用于8086/80286。 單面直插式（SIMM）：80386/80486。 30線 386/486 72線 486

19、以上 雙面直插式（DIMM）：Pentium系列 （168線）（184線）。5.5.2 高速緩沖存儲(chǔ)器 Cache分為L1（一級(jí)Cache ）和L2 （二級(jí)Cache ）。L1以處理器同頻工作，L2則以處理器一半頻率工作。 Cache一般由兩部分組成：一部分存放由主存來的數(shù)據(jù)，另一部分存放該數(shù)據(jù)在主存中的地址 目標(biāo)地址標(biāo)記（TAG）存儲(chǔ)器。 Cache的數(shù)據(jù)讀取方法： 直接映射法（直接相連映象與變換法） N路集合法（組相連映象與變換法） 完全相關(guān)法（全相連映象與變換法）5.5.3 虛擬內(nèi)存 在內(nèi)存不足的情況下，用硬盤的一部分空間模擬內(nèi)存的一種虛設(shè)內(nèi)存。 利用虛擬內(nèi)存，應(yīng)用程序?qū)簳r(shí)不用的數(shù)據(jù)寫

20、到硬盤上，當(dāng)要再次讀這些數(shù)據(jù)時(shí)，重新將它們讀入RAM中，而把RAM中其它暫時(shí)不用的數(shù)據(jù)移到硬盤上。 軟件將當(dāng)作一般內(nèi)存使用，但由于在硬盤上有交換文件不斷在內(nèi)存與磁盤之間交換數(shù)據(jù)，執(zhí)行速度受到一定影響。虛擬內(nèi)存的管理方法： 段式管理 頁式管理 段頁式管理5.6 微機(jī)系統(tǒng)的內(nèi)存管理 管理內(nèi)存的過程，屬于CPU使用其相關(guān)硬件的范疇，它是由操作系統(tǒng)負(fù)責(zé)的。 本節(jié)從使用角度介紹微機(jī)內(nèi)存的分布及管理。5.6.1 內(nèi)存分類與使用從使用角度，微機(jī)內(nèi)存劃分為： 常規(guī)內(nèi)存（Conventional Memory） 保留內(nèi)存（Reserved Memory），又稱 上位內(nèi)存塊（UMB） 高端內(nèi)存區(qū)（HMA） 擴(kuò)充內(nèi)存（Expended Memory ） 擴(kuò)展內(nèi)存（Extended Memory ）1. 常規(guī)內(nèi)存 又稱基本內(nèi)存，地址范圍 0640K，由MS-DOS直接管理和使用，也是所有應(yīng)用程序在DOS下就可以直接使用的內(nèi)存。 常規(guī)內(nèi)存不受系統(tǒng)RAM大小的影響，也與CPU型號(hào)無關(guān)。圖5.23常規(guī)內(nèi)存配置2. 保留內(nèi)存與上位內(nèi)存塊（UMB）640K1024K共384K，留給系統(tǒng)配置使用。圖5.24內(nèi)存保留區(qū)配置 384K內(nèi)存保留區(qū)中未用區(qū)域不能直接用來存儲(chǔ)數(shù)據(jù)，要利用擴(kuò)充內(nèi)存管理程序EMM386.EXE