數(shù)字電子技術(shù)第2章課件

1、圖2-1 二極管與門電路2.1 基本邏輯門電路2.1.1 二極管與門及或門電路1. 與門電路+5VVD1VD2 A BF0 0 0 11 01 1 0 0 0 1表2-1 與門真值表 RF&AB邏輯符號FAB AB2. 或門電路 A BF0 0 0 11 01 1 0 0 0 1圖2-1 二極管與門電路 VD1VD2RF1AB邏輯符號FA+B 表2-2 或門真值表 AB+5VRCFF=AA1圖 2-3 非門電路RBA2.1.2 非門電路 A F0 1 1 0 表2-3 非門真值表 邏輯符號2.2 TTL邏輯門電路 2.2.1 TTL與非門的電路結(jié)構(gòu)和工作原理1. 電路結(jié)構(gòu)4輸入級 中間級 輸出

2、級R14k V1(+5V)R21.6kR4130V2V4V3FR31kAB+V CC&FAB2）uAuB3.6VUB12.1 V uF0.3 V1）uA或uB=0.3 V UB11.0 V uF3.6 V2 . 工作原理AB32100.511.523CDUNHUNLUi/Vuo/V截止區(qū)線性區(qū)飽和導(dǎo)通狀態(tài)E飽和區(qū)2.2.2 TTL與非門的技術(shù)參數(shù)1. 電壓傳輸特性圖2-9 TTL與非門的電壓傳輸特性2. 輸入負(fù)載特性 uRIRI(VCCUBE1)/(R1RI) V1V2+VCC+5VRIR1R3URIURI/V1.41.02.00RI/VRON2.0 kROFF0.91 k 圖2-10 CT7

3、4系列與非門輸入負(fù)載特性 例2-1 試針對圖2-11所示的兩個CT74系列TTL邏輯門電路，分別討論它們的電壓值各約為多少伏？解：當(dāng)RiRON時，構(gòu)成高電平輸入方式。CT7410ABRI 100&a）F1圖2-11 例2-1的兩個邏輯門電路 CT74101RI 10k&b）F2F1=3.6V, F1=0.3V3. 輸入和輸出的高、低電壓值 輸出高電壓 UOHuO(A)3.6 V輸出低電壓 UOLUCES30.3 V 輸入低電壓 UILuI(B)0.4 V輸入高電壓 UIHuI(D)1.44. 噪聲容限 UOHUIHUILUOLuUNHUNL未定義UNHUOHUIH UNLUILUOL 5. 扇

4、入數(shù)和扇出數(shù)（1）扇入數(shù) TTL門電路的扇入數(shù)取決于它的輸入端的個數(shù)。 （2）扇出數(shù) 1）灌電流工作情況 +5VV4V3V1IIL02）拉電流工作情況 +5VV4V3V1IIH16. 傳輸延遲時間 tPD（tPLHtPHL）/2 tPLHtPHLuIuO50%50%50%50%UIHUILUOHUOL2.2.3 集電極開路門和三態(tài)門R1V1(+5V)R2V2V3FR3AB+V CC圖2-16 OC門及其邏輯符號 F&AB1. 集電極開路門(OC門)（1）求負(fù)載電阻的最大值RLmax UOHVCCIRLRL VCC(nIOHmIIH)RL 負(fù)載電阻RL的選取應(yīng)保證：1 輸出高電平時，不低于輸出高

5、電平的最小值UOHmin；2 輸出低電平時，不高于輸出低電平的最大值UOLmax（2）求負(fù)載電阻的最小值RLmin 例2-3 用3個集電極開路門組成線與輸出，3個CT74系列與非門作為負(fù)載，其電路連接如圖2-19所示。設(shè)線與輸出的最低高電平UOHmin3.0 V，每個OC門截止時其驅(qū)動管V3流入的漏電流IOH2 A；在滿足UOL0.4 V的條件下，驅(qū)動管V3飽和導(dǎo)通時所允許流入的最大灌電流IOLmax16 mA。試計算線與輸出時的負(fù)載電阻RL。 解：查附錄C的CT74系列與非門技術(shù)參數(shù)表，可知IIH40 A，IIL1.6 mA，由式（2-13）可計算出RLmax=k8.1 k 根據(jù)式（2-15

6、）和以上計算有，0.4 kRL8.1 k，故選取RL2 k（標(biāo)稱電阻）。 由式（2-14）可計算出RLmin=k0.4 k2. 三態(tài)輸出門（TSL門)ABENFVCCV1 V2V3V4 V5VDEN1F&ENABEN&ENABENF（1）TTL三態(tài)門（高電平有效） （2）TTL三態(tài)門（低電平有效） 圖2-22 三態(tài)門的應(yīng)用 圖2-23 三態(tài)輸出4總線緩沖器組成的兩個數(shù)據(jù)雙向傳輸電路 （3）TTL三態(tài)門的應(yīng)用2.4 CMOS邏輯門電路2.4.1 CMOS反相器PMOSVDDuINMOSuOuIuOVDDVPVN圖2-26 CMOS反相器的電路結(jié)構(gòu)PMOSVDDuINMOSuO1. 工作原理2.

7、電壓傳輸特性ABCDEFuOuI01/2 VDD1/2 VDD3. CMOS反相器的功耗4. CMOS反相器的工作速度VP2VN1AF=VDDVN2VP1BVP2TN1BF=VDDTN2VP1A2.4.2 CMOS門電路 1. CMOS與非門 2. CMOS或非門 A BVDDF = F1AB3. CMOS異或門和同或門 圖2-32 CMOS異非門電路 2.4.3 CMOS傳輸門和雙向模擬開關(guān)CMOS傳輸門的組成 CCVPVDD0VNuI / uOuO / uITGuI / uOuO / uICC2. CMOS傳輸門的工作原理3. CMOS傳輸門構(gòu)成雙向模擬開關(guān)CuOVDDVPVNTGuI /

8、 uOuO / uICC2.4.4 CMOS漏極開路門及三態(tài)門1. CMOS漏極開路門（OD門）2. CMOS三態(tài)門 AVDDVPFEN1VPVNVN1AFENl）在CMOS反相器的基礎(chǔ)上增加一個附加N溝道增強型MOS工作管VN和一個附加的P溝道增強型MOS負(fù)載管VP，便構(gòu)成了CMOS三態(tài)門 AuOVDDVPVNTG1ENF1AENF2）在CMOS反相器的輸出端串接一個CMOS雙向模擬開關(guān)3）增加附加MOS管和CMOS門電路組成CMOS三態(tài)門 AVPFEN1VPVN+VDD1AENF基本BiCMOS反相器電路VDDVPVN1VN2VN3V1V2uOuIVP1VP2VN1VN2VN3VN4VN5

9、BF=A+BV1V22輸入端BiCMOS或非門電路VDD2.5 BiCMOS門電路 2.6 門電路使用中注意問題2.6.1 正負(fù)邏輯問題1）正、負(fù)邏輯約定（1）令H=1、L=0：正邏輯約定；若H=0、L=1，則為負(fù)邏輯約定。 對同一電路，可用正邏輯，也可用負(fù)邏輯。正、負(fù)邏輯約定，并不涉及電路本身結(jié)構(gòu)，但據(jù)所選正、負(fù)邏輯之不同，即使同一電路也具不同的邏輯功能。（2）本書采用正邏輯，即規(guī)定高電平“1”，低“0”, 邏表式、特性表、真值表、卡諾圖、波形圖均按正邏輯約定。2）正負(fù)邏輯的等效變換一般用正邏輯描述電路，如果要過渡到負(fù)邏輯，只需按下列互換即可： 正（負(fù)） 負(fù)（正） 與非 或非 與 或 非 非

10、2.6.2 邏輯門多余輸入端處理1） TTL門多余輸入端處理 TTL門使用時，如有多余輸入端不用，一般不懸空，以防引入低電平干擾，造成邏輯錯誤。不同門多余輸入端有不同的處理方法： （1）TTL與門、與非門多余端 將多余端經(jīng)過13k的電阻接VCC； 接高電平UIH3.6V； 將多余端與其他使用端并接使用。 （2）TTL或門、TTL或非門多余輸入端接地。 （3）TTL與或非門一般有多個與門，使用時如有多余與功能塊不用，其輸入端須接地，否則其輸出將恒為低電平；如某與門有多個輸入端不用，其處理方法同于TTL與門。2）CMOS門多余輸入端處理 對于CMOS門，多余輸入端使之接地（或非門），或直接接+VDD（與非門）。例2-4 用CMOS反相器CC74HC07作為接口電路，使此門輸入為高時，LED導(dǎo)通。要求：1）畫出電路圖；2）設(shè)LED點亮?xí)r所需正向電流為10mA，正向?qū)妷簽?.2V，VDD=5V，門最大輸出低電平UOLmax= 0.1V（由附錄C查得），計算限流電阻值。解：1）根據(jù)題意，LED是CMOS反相器的負(fù)載，故畫電路圖，如黑板圖示。2）由圖，當(dāng)CMOS反相器出低時，LED導(dǎo)通發(fā)光，因此限流電阻 R =（5-2.2-0.1）V/10mA = 270 得R = 270，已是標(biāo)稱阻值。 例2-5 試用CMOS反相器CC74H