數(shù)字電子課程設(shè)計(jì)報(bào)告題目要求

1、-. z第一局部：設(shè)計(jì)題目數(shù)字電子技術(shù)根底課程設(shè)計(jì)是繼數(shù)字電子技術(shù)根底課之后開(kāi)出的實(shí)踐環(huán)節(jié)課程。通過(guò)課程設(shè)計(jì)學(xué)生應(yīng)掌握設(shè)計(jì)所用硬件電路的工作原理，設(shè)計(jì)出滿(mǎn)足要求的總體電路，掌握電子線路CAD工具的使用方法，較熟練地使用仿真軟件對(duì)電路進(jìn)展設(shè)計(jì)和仿真，并能進(jìn)展實(shí)驗(yàn)調(diào)試。學(xué)生按給定的題目進(jìn)展設(shè)計(jì)，題目的難度要保證中等水平的學(xué)生在教師的指導(dǎo)下在兩周能獨(dú)立完成設(shè)計(jì)任務(wù)。題目要綜合運(yùn)用所學(xué)的數(shù)字電子技術(shù)根底設(shè)計(jì)的根本知識(shí)。一、智力競(jìng)賽搶答器設(shè)計(jì)一個(gè)由四人參加的智力競(jìng)賽搶答電路，當(dāng)主持人宣布開(kāi)場(chǎng)，顯示出首先作出判斷的參加競(jìng)賽者。功能：1、清零功能：可用觸發(fā)器的異步復(fù)位端實(shí)現(xiàn)，由主持人控制。2、搶答鍵控功能：

2、可用觸發(fā)器和門(mén)電路實(shí)現(xiàn)。3、顯示功能：可用發(fā)光二極管顯示，用蜂嗚器發(fā)聲。要求：1、選擇適當(dāng)?shù)脑骷?，設(shè)計(jì)該電路。以實(shí)現(xiàn)上述功能。2、利用Proteus繪制其電路原理圖。3、對(duì)每個(gè)元器件選擇適宜的封裝，形成網(wǎng)絡(luò)表文件。二、醫(yī)院呼叫電路設(shè)計(jì)一個(gè)醫(yī)院呼叫電路電路。功能：1、設(shè)計(jì)一個(gè)具有8個(gè)或8個(gè)以下的房間使用的呼叫電路。2、根據(jù)病號(hào)的輕、重采用優(yōu)先編碼器，首先對(duì)重病號(hào)作出反響。 3、電路能顯示該病號(hào)的房間號(hào)和電笛響，以告示護(hù)士或醫(yī)生有病號(hào)呼叫。要求：1、選擇適當(dāng)?shù)脑骷?，設(shè)計(jì)該電路。以實(shí)現(xiàn)上述功能。2、利用Proteus繪制其電路原理圖。3、對(duì)每個(gè)元器件選擇適宜的封裝，形成網(wǎng)絡(luò)表文件。三、輸出可調(diào)的

3、穩(wěn)壓電路設(shè)計(jì)一個(gè)輸出可調(diào)的穩(wěn)壓電路。功能：1、三端可調(diào)正輸出集成穩(wěn)壓電路。2、輸出電壓為1.237之間。要求：1、選擇適當(dāng)?shù)脑骷?，設(shè)計(jì)該電路。以實(shí)現(xiàn)上述功能。2、利用Proteus繪制其電路原理圖。3、對(duì)每個(gè)元器件選擇適宜的封裝，形成網(wǎng)絡(luò)表文件。四、水位自動(dòng)控制電路 利用555定時(shí)器,設(shè)計(jì)一個(gè)水位自動(dòng)控制電路。功能：1、當(dāng)水位低于最低點(diǎn)時(shí)，電路能自動(dòng)加水。2、當(dāng)高于最高點(diǎn)時(shí)，電路能自動(dòng)停水。 3、該電路的直流電源自行設(shè)計(jì)。可采用W78系列要求：1、選擇適當(dāng)?shù)脑骷O(shè)計(jì)該電路。以實(shí)現(xiàn)上述功能。2、利用Proteus繪制其電路原理圖。3、對(duì)每個(gè)元器件選擇適宜的封裝，形成網(wǎng)絡(luò)表文件。五、發(fā)光顯示

4、的通斷測(cè)試儀利用555定時(shí)器,設(shè)計(jì)一個(gè)發(fā)光顯示的通斷測(cè)試儀電路 。當(dāng)電路中電阻R*30時(shí)可視為阻路，當(dāng)R*30時(shí)可視為通路。功能:1、當(dāng)探頭A、B兩點(diǎn)間的電阻30時(shí)可視為阻路，則紅色發(fā)光二極管亮，綠色發(fā)光二極管不發(fā)光。 2、當(dāng)探頭A、B兩點(diǎn)間的電阻30時(shí)可視為通路，則綠色發(fā)光二極管亮，紅色發(fā)光二極管不發(fā)光。要求：1、選擇適當(dāng)?shù)脑骷?，設(shè)計(jì)該電路。以實(shí)現(xiàn)上述功能。2、利用Proteus繪制其電路原理圖。3、對(duì)每個(gè)元器件選擇適宜的封裝，形成網(wǎng)絡(luò)表文件。八、多個(gè)地點(diǎn)的多音調(diào)報(bào)警電路利用555定時(shí)器設(shè)計(jì)一個(gè)多個(gè)地點(diǎn)的多音調(diào)報(bào)警電路，該電路能對(duì)不同地點(diǎn)進(jìn)展監(jiān)視以確定入侵者的方位。功能：1、當(dāng)入侵者從不同

5、地點(diǎn)進(jìn)入時(shí)，電路能發(fā)出不同的音樂(lè)。要求：1、選擇適當(dāng)?shù)脑骷?，設(shè)計(jì)該電路。以實(shí)現(xiàn)上述功能。2、利用Proteus繪制其電路原理圖。3、對(duì)每個(gè)元器件選擇適宜的封裝，形成網(wǎng)絡(luò)表文件。以下各題目均用Verilog語(yǔ)言在Altera公司FPGA芯片上實(shí)現(xiàn)。九、溫度檢測(cè)電路利用熱敏電阻、電壓比擬器、三極管等元件設(shè)計(jì)一個(gè)溫度檢測(cè)電路。功能：當(dāng)溫度超過(guò)設(shè)定溫度時(shí)，電路發(fā)出聲、光報(bào)警。要求：1、選擇適當(dāng)?shù)脑骷?，設(shè)計(jì)該電路。以實(shí)現(xiàn)上述功能。2、利用Proteus繪制其電路原理圖。3、對(duì)每個(gè)元器件選擇適宜的封裝，形成網(wǎng)絡(luò)表文件。十、數(shù)碼管顯示控制器要求：1、能自動(dòng)一次顯示出數(shù)字0、1、2、3、4、5 、6、7、

6、8、9自然數(shù)列，1、3、5、7、9(奇數(shù)列，0、2、4、6、8偶數(shù)列，0、1、2、3、4、5、6、7、0、1(音樂(lè)符號(hào)序列；然后再?gòu)念^循環(huán)； 2、翻開(kāi)電源自動(dòng)復(fù)位，從自然數(shù)列開(kāi)場(chǎng)顯示。 十一、出租車(chē)計(jì)價(jià)器設(shè)計(jì)和實(shí)現(xiàn) 要求：(1)計(jì)價(jià)器按1.2元/公里計(jì)費(fèi)，超過(guò)10公里后，則按1.8元/公里收費(fèi)。(2)起步價(jià)6元(3公里)，超過(guò)3公里后,計(jì)價(jià)累加0.6元，10公里以后每過(guò)0.5公里累加0.6元。(3)過(guò)10公里后, 計(jì)價(jià)累加0.9元, 以后每過(guò)0.5公里累加0.9元。(4)公里數(shù)4位數(shù)字顯示，準(zhǔn)確到0.1公里; 出租車(chē)計(jì)價(jià)4位數(shù)字顯示，準(zhǔn)確到0.1元。(5) 晚上超過(guò)0點(diǎn)-5點(diǎn)，計(jì)價(jià)器按1.8元

7、/公里計(jì)費(fèi), 超過(guò)10公里后，則按2.4元/公里收費(fèi).。(6) 每等待3分鐘按0.5公里費(fèi)用計(jì)價(jià)。十二、數(shù)字鐘要求：、計(jì)時(shí)及校時(shí)，時(shí)間可以小時(shí)制或小時(shí)制顯示；、日歷：顯示年月日星期，及設(shè)定設(shè)定功能；、跑表：?jiǎn)?dòng)停頓保持顯示去除時(shí)和分有校正功能；、鬧鐘：設(shè)定鬧鐘時(shí)間，整點(diǎn)提示整點(diǎn)報(bào)時(shí)，喇叭響兩秒,十三、交通燈控制器要求：1、東西方向?yàn)橹鞲傻?，南北方向?yàn)楦备傻溃?、主干道通行40秒后，假設(shè)副干道無(wú)車(chē)，仍主干道通行，否則轉(zhuǎn)換；4、換向時(shí)要有4秒的黃燈期；5、南北通行時(shí)間為20秒，到時(shí)間則轉(zhuǎn)換，假設(shè)未到時(shí)，但是南北方向已經(jīng)無(wú)車(chē)，也要轉(zhuǎn)換。6、附加：用數(shù)碼管顯示計(jì)時(shí)。十四、雙鈕電子鎖要求：1、有兩個(gè)按鈕

8、A和B，開(kāi)鎖密碼可自設(shè)，如3、5、7、9；2、假設(shè)按B鈕，則門(mén)鈴響；滴、嗒；3、開(kāi)鎖過(guò)程：按3下A，按一下B，則3579中的”即被輸入；接著按下，按一下，則輸入5”；依次類(lèi)推，直到輸入完9，按B，則鎖。 被翻開(kāi)-用發(fā)光管KS表示；4、報(bào)警：在輸入3、5、6、9過(guò)程后，如果輸入與密碼不同，則報(bào)警；用發(fā)光管BJ表示，同時(shí)發(fā)出嘟、嘟.的報(bào)警聲音；5、用一個(gè)開(kāi)關(guān)表示關(guān)門(mén)即閉鎖。十五、速度表要求：1、顯示汽車(chē)Km/h數(shù)；2、車(chē)輪每轉(zhuǎn)一圈，有一傳感脈沖；每個(gè)脈沖代表1m的距離；3、采樣周期設(shè)為10S；4、要求顯示到小數(shù)點(diǎn)后邊兩位；5、用數(shù)碼管顯示；6、最高時(shí)速小于300Km/h。十六、數(shù)字頻率計(jì)要求： 數(shù)

9、字顯示功能：用數(shù)碼管顯示測(cè)量信號(hào)的頻率十進(jìn)制形式顯示。 測(cè)量圍：10Hz100kHz的信號(hào)為提高測(cè)量精度，可選擇高、低頻段測(cè)量。 測(cè)量精度：誤差不超過(guò)1% 。本課程設(shè)計(jì)分為實(shí)際設(shè)計(jì)與虛擬仿真兩個(gè)環(huán)節(jié)。實(shí)際設(shè)計(jì)應(yīng)使學(xué)生學(xué)會(huì)電子系統(tǒng)設(shè)計(jì)的根本設(shè)計(jì)方法，包括：方案的選擇、框圖的繪制、單元電路的設(shè)計(jì)、元器件的選擇等方面。虛擬仿真環(huán)節(jié)應(yīng)使學(xué)生學(xué)會(huì)使用電路仿真分析軟件Quartus II9.0在計(jì)算機(jī)上進(jìn)展電路設(shè)計(jì)與分析的方法。要求學(xué)生所選課題必須在計(jì)算機(jī)上通過(guò)虛擬設(shè)計(jì)確定設(shè)計(jì)方案，通過(guò)虛擬仿真建立系統(tǒng)，完成設(shè)計(jì)要求。十七、乒乓球比賽游戲機(jī)要求：1設(shè)計(jì)一個(gè)甲、乙雙方參賽，裁判參與的乒乓球比賽游戲模擬機(jī)。2

10、用8個(gè)發(fā)光二極管排成一條直線，以中點(diǎn)為界，兩邊各代表參賽雙方的位置，其中點(diǎn)亮的發(fā)光二極管代表乒乓球的當(dāng)前位置，點(diǎn)亮的發(fā)光二極管依次由左向右或由右向左移動(dòng)。2當(dāng)球運(yùn)動(dòng)到*方的最后一位時(shí)，參賽者應(yīng)立即按下自己一方的按鈕，即表示擊球，假設(shè)擊中，則球向相反方向運(yùn)動(dòng)，假設(shè)未擊中，則對(duì)方得1分。3設(shè)置自動(dòng)計(jì)分電路，雙方各用二位數(shù)碼管來(lái)顯示計(jì)分，每局11分。到達(dá)11分時(shí)產(chǎn)生報(bào)警信號(hào)。十八、盲人報(bào)時(shí)鐘;1、任務(wù)要求：1具有時(shí)、分、秒計(jì)時(shí)功能小時(shí)112，要求用數(shù)碼管顯示。2具有手動(dòng)校時(shí)、校分功能。3設(shè)有報(bào)時(shí)、報(bào)分開(kāi)關(guān)。當(dāng)按報(bào)時(shí)開(kāi)關(guān)時(shí)，能以聲響數(shù)目告訴盲人。當(dāng)按報(bào)分開(kāi)關(guān)時(shí)，同樣能以聲響數(shù)目告訴盲人，但每響一下代表

11、十分鐘報(bào)時(shí)與報(bào)分的聲響的頻率應(yīng)不同。十九、電子鎖及門(mén)鈴電路設(shè)計(jì);1、任務(wù)要求1設(shè)計(jì)一個(gè)電子鎖，其密碼為8位二進(jìn)制代碼，開(kāi)鎖指令為串行輸入碼。2開(kāi)鎖輸入碼與密碼一致時(shí)，鎖被翻開(kāi)。3當(dāng)開(kāi)鎖輸入碼與密碼不一致時(shí)，則報(bào)警。報(bào)警時(shí)間持續(xù)15秒，停3秒后再重復(fù)出現(xiàn)。4報(bào)警器可以兼作門(mén)鈴使用，門(mén)鈴時(shí)間為10秒。5設(shè)置一個(gè)系統(tǒng)復(fù)位開(kāi)關(guān)，所有的時(shí)間數(shù)據(jù)用數(shù)碼管顯示出來(lái)。二十、自動(dòng)售貨機(jī);1設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)，此機(jī)能出售1元、2元、5元、10元的四種商品。出售哪種商品可有顧客按動(dòng)相應(yīng)的一個(gè)按鍵即可，并同時(shí)用數(shù)碼管顯示出此商品的價(jià)格。2顧客投入硬幣的錢(qián)數(shù)也是有1元、2元、5元、10元四種，但每次只能投入其中的一種硬

12、幣，此操作通過(guò)按動(dòng)相應(yīng)的一個(gè)按鍵來(lái)模擬，并同時(shí)用數(shù)碼管將投幣額顯示出來(lái)。3顧客投幣后，按一次確認(rèn)鍵，如果投幣額缺乏時(shí)則報(bào)警，報(bào)警時(shí)間3秒。如果投幣額足夠時(shí)自動(dòng)送出貨物送出的貨物用相應(yīng)不同的指示燈顯示來(lái)模擬，同時(shí)多余的錢(qián)應(yīng)找回，找回的錢(qián)數(shù)用數(shù)碼管顯示出來(lái)。4顧客一旦按動(dòng)確認(rèn)鍵3秒后，自動(dòng)售貨機(jī)即可自動(dòng)恢復(fù)到初始狀態(tài)，此時(shí)才允許顧客進(jìn)展下一次購(gòu)貨操作。5售貨機(jī)還應(yīng)具有供商家使用的累加賣(mài)貨額的功能，累加的錢(qián)數(shù)要用數(shù)碼管顯示，顯示2位即可。此累加器只有商家可以控制清零。6此售貨機(jī)要設(shè)有一個(gè)由商家控制的整體復(fù)位控制四、自適應(yīng)頻率測(cè)量?jī)x; 1頻率測(cè)量圍：1Hz - 10MHz2測(cè)量四個(gè)量程：1Hz - 1

13、0kHz 10kHz - 100kHz100kHz - 1MHzs1MHz - 10MHz3自動(dòng)轉(zhuǎn)換量程；4測(cè)量數(shù)據(jù)顯示四位，用小數(shù)點(diǎn)代表k 的單位；5測(cè)量誤差：0.05%FSR滿(mǎn)量程。二十一、自動(dòng)電梯控制器;1設(shè)計(jì)一個(gè)四層樓的電梯自動(dòng)控制系統(tǒng)，電梯設(shè)有對(duì)外報(bào)警開(kāi)關(guān)，可以在緊急情況下報(bào)警，而報(bào)警裝置設(shè)在電梯外。2每層樓梯門(mén)邊設(shè)有上樓和下樓的請(qǐng)求開(kāi)關(guān)，電梯設(shè)有供來(lái)客可選擇所去樓層的開(kāi)關(guān)。3應(yīng)設(shè)有表示電梯目前所處運(yùn)動(dòng)狀態(tài)上升或下降以及電梯正位于哪一層樓的指示裝置。4能記憶電梯外的所有請(qǐng)求信號(hào)，并按照電梯的運(yùn)行規(guī)則對(duì)信號(hào)分批響應(yīng)，每個(gè)請(qǐng)求信號(hào)一直保持到執(zhí)行后才撤除。5電梯運(yùn)行規(guī)則如下a電梯上升時(shí)，僅

14、響應(yīng)電梯所在位置以上的上樓請(qǐng)求信號(hào)，依樓層次序逐個(gè)執(zhí)行，直到最后一個(gè)請(qǐng)求執(zhí)行完畢。然后升到有下樓請(qǐng)求的最高樓層，開(kāi)場(chǎng)下樓請(qǐng)求信號(hào)。b電梯下降時(shí)，僅響應(yīng)電梯所在位置以下的下樓請(qǐng)求信號(hào)，依樓層次序逐個(gè)執(zhí)行，直到最后一個(gè)請(qǐng)求執(zhí)行完畢。然后降到有上樓請(qǐng)求的最高樓層，開(kāi)場(chǎng)上樓請(qǐng)求信號(hào)。c一旦電梯執(zhí)行完全部請(qǐng)求信號(hào)后，應(yīng)停留在原來(lái)層等待，有新的請(qǐng)求信號(hào)時(shí)再運(yùn)行。二十三、圖像解碼的IDCT變換硬件實(shí)現(xiàn)設(shè)計(jì)僅由一個(gè)1-IDCT核完成的2-IDCT構(gòu)造，利用蝶形運(yùn)算實(shí)現(xiàn)一維IDCT變換，并按照行列可別離間接算法實(shí)現(xiàn)二維IDCT構(gòu)造，該構(gòu)造的轉(zhuǎn)換矩陣通過(guò)RAM實(shí)現(xiàn)，數(shù)據(jù)吞吐率較高，能夠有效節(jié)省芯片面積。2-IDC

15、T構(gòu)造用Verilog語(yǔ)言在Altera公司FPGA芯片EP2C70F896C6上得到了實(shí)現(xiàn)。1 二維IDCT算法實(shí)現(xiàn)的簡(jiǎn)單描述二維IDCT是由一維IDCT衍生而來(lái)的，它可以分解為兩個(gè)獨(dú)立的一維IDCT。令：則可將IDCT變換公式重寫(xiě)為：以上兩式分別代表兩個(gè)獨(dú)立的一維IDCT變換，代表行變換，代表列變換。采用FPGA來(lái)實(shí)現(xiàn)IDCT變換時(shí)，可先進(jìn)展行變換，再進(jìn)展列變換，兩者均為一維IDCT變換。在進(jìn)展行變換和列變換時(shí)，可分別將和視為常數(shù)，這樣可將式寫(xiě)成如下形式：。該式可分為兩局部：第一局部為，在行變換中它代表的是DCT系數(shù)，在列變換中它代表的則是第一次IDCT變換的結(jié)果；第二局部為。從可以看出，

16、IDCT變換是由一系列乘積項(xiàng)相加構(gòu)成的，通過(guò)將局部積與局部和的結(jié)果存放在FPGA的分布算術(shù)查詢(xún)表DALUTDistributed Arithmetic Look-up Table中，就可以用FPGA器件方便地實(shí)現(xiàn)IDCT變換。圖1-1所示為一維IDCT的變換過(guò)程，其中代表中的項(xiàng)。根據(jù)余弦函數(shù)的周期特性和對(duì)稱(chēng)特性：，可將圖1-1中的系數(shù)簡(jiǎn)化，得到圖1-2所示的簡(jiǎn)化系數(shù)。F(0)F(1)G(0)G(7)圖1-1 IDCT的變換過(guò)程由圖1-2可見(jiàn)，該系數(shù)矩陣具有良好的對(duì)稱(chēng)性，即第1,2,3,4行分別與第8,7,6,5行的奇數(shù)列一樣，與偶數(shù)列符號(hào)相反。根據(jù)此特點(diǎn)，在使用FPGA器件實(shí)現(xiàn)IDCT算法時(shí)，

17、可將64個(gè)系數(shù)分成8組，每組個(gè)系數(shù)，分別存放在DALUT中，由F(0)至F(7)來(lái)尋址。F(0)F(1)G(0)G(7)圖1-2 簡(jiǎn)化系數(shù)后的IDCT變換過(guò)程一維IDCT算法的實(shí)現(xiàn)框圖如圖1-3所示。圖中，F(xiàn)(0)至F(7)被分為奇數(shù)F(1,3,5,7)和偶數(shù)F(0,2,4,6)兩組，乘積的結(jié)果及局部和的結(jié)果都存放在DALUT中。C0 C2 C4 C6C0 C6-C4-C2C1 C3 C5 C7C3-C7-C1-C5C0-C6-C4 C2C5-C1 C7 C3C7-C5 C3-C1C0-C2 C4-C6F(1,3,5,7)F(0,2,4,6)G(0)G(7)G(1)G(6)G(2)G(5)G(

18、3)G(4)圖1-3 一維IDCT算法的實(shí)現(xiàn)框圖2 二維IDCT的整體構(gòu)造設(shè)計(jì)該2-IDCT構(gòu)造的主要局部是一個(gè)1D-IDCT處理單元、一個(gè)轉(zhuǎn)置存模塊，另外還有一個(gè)串一并轉(zhuǎn)換模塊和一個(gè)并串轉(zhuǎn)換模塊。如圖2-1所示。圖2-1 2-IDCT的整體構(gòu)造二維IDCT被行列分解為兩個(gè)一維IDCT。首先進(jìn)展的是行變換，此時(shí)輸入數(shù)據(jù)首先經(jīng)過(guò)串一并轉(zhuǎn)換模塊，在這里等待第一行的8個(gè)數(shù)據(jù)全部到齊之后，并行的將數(shù)據(jù)發(fā)送到一維IDCT處理單元，經(jīng)過(guò)1個(gè)時(shí)鐘周期后，一維IDCT處理單元再將處理結(jié)果并行地發(fā)送到并串轉(zhuǎn)換模塊，然后逐個(gè)按行將數(shù)據(jù)寫(xiě)入轉(zhuǎn)置存，與此同時(shí)串一并轉(zhuǎn)換模塊將第二行8個(gè)數(shù)據(jù)發(fā)送到一維IDCT處理單元，并

19、開(kāi)場(chǎng)第二行的一維IDCT計(jì)算。在全部8個(gè)行IDCT變換計(jì)算完畢之后，開(kāi)場(chǎng)列IDCT變換。這時(shí)候轉(zhuǎn)置存模塊中的數(shù)據(jù)按列的順序逐個(gè)讀取出來(lái)，經(jīng)過(guò)串一并轉(zhuǎn)換模塊，計(jì)算過(guò)程同上。在第一列的IDCT計(jì)算完成之后，IDCT處理核將在連續(xù)的64個(gè)時(shí)鐘周期將二維IDCT變換的結(jié)果逐個(gè)的輸出到模塊外部。并在第57個(gè)結(jié)果輸出的同時(shí)開(kāi)場(chǎng)從外部輸入端讀取第二個(gè)圖像塊8*8的數(shù)據(jù)。第二局部、課程設(shè)計(jì)指導(dǎo)與舉例在設(shè)計(jì)一個(gè)電子電路系統(tǒng)時(shí)，首先必須明確系統(tǒng)的設(shè)計(jì)任務(wù)，根據(jù)任務(wù)進(jìn)展方案選擇，然后對(duì)方案中的各局部進(jìn)展電路的設(shè)計(jì)、器件選擇，最后將各局部連接在一起，畫(huà)出一個(gè)符合設(shè)計(jì)要求的完整的系統(tǒng)電路圖。 1明確系統(tǒng)的設(shè)計(jì)任務(wù)要求

20、對(duì)系統(tǒng)的設(shè)計(jì)任務(wù)進(jìn)展具體分析，充分了解系統(tǒng)的性能、指標(biāo)、容及要求，以便明確系統(tǒng)應(yīng)完成的任務(wù)。(2方案選擇這一步的工作要，把系統(tǒng)要完成的任務(wù)分配給假設(shè)干個(gè)單元電路，并畫(huà)出一個(gè)能表示各單元功能的整機(jī)原理框圖。(3單元電路的設(shè)計(jì)、器件選擇根據(jù)系統(tǒng)的指標(biāo)和功能框圖，明確各局部任務(wù)，進(jìn)展各單元電路的設(shè)計(jì),器件選擇。(4電路圖的繪制數(shù)字電子技術(shù)課程設(shè)計(jì)例交通燈控制模擬系統(tǒng)一、設(shè)計(jì)任務(wù)一系統(tǒng)功能 在十字路口，每條道路各有一組紅、黃綠燈和倒計(jì)時(shí)顯示器，用以指揮車(chē)輛和行人有序地通行。其中，紅燈R亮，表示該條道路制止通行；黃燈Y亮，表示停車(chē)；綠燈G亮，表示可以通行。倒計(jì)時(shí)顯示器是用來(lái)顯示允許通行或制止通行的時(shí)間。

21、交通燈控制器就是用來(lái)自動(dòng)控制十字路口的交通燈和計(jì)時(shí)器，指揮各種車(chē)輛和行人平安通行。根據(jù)以上所述，應(yīng)用數(shù)字電子技術(shù)的知識(shí)，設(shè)計(jì)一款交通燈模擬控制系統(tǒng)。要求該系統(tǒng)中：1有一組紅、綠、黃燈，顯示順序?yàn)槠渲幸环较驏|西方向是綠燈、黃燈、紅燈；另一方向南北方向是紅燈、綠燈、黃燈。 2用一組數(shù)碼管以倒計(jì)時(shí)方式顯示允許通行或制止通行的時(shí)間，其中綠燈、黃燈、紅燈的持續(xù)時(shí)間分別是22s、2s和24s。 3當(dāng)各條路上任意一條上出現(xiàn)特殊情況時(shí)，如當(dāng)消防車(chē)、救護(hù)車(chē)或其他需要優(yōu)先放行的車(chē)輛通過(guò)時(shí)，各方向上均是紅燈亮，倒計(jì)時(shí)停頓，顯示數(shù)字在閃爍，且警告信號(hào)燈亮。當(dāng)特殊運(yùn)行狀態(tài)完畢后，控制器恢復(fù)原來(lái)狀態(tài)，繼續(xù)正常運(yùn)行。 4用

22、兩組數(shù)碼管實(shí)現(xiàn)雙向倒計(jì)時(shí)顯示。 5用LCD顯示器來(lái)顯示道路所在地及相關(guān)標(biāo)語(yǔ)。6輸入輸出1輸入：時(shí)鐘輸入，一個(gè)按鍵和一個(gè)開(kāi)關(guān)。輸出：8個(gè)7段譯碼顯示器仿真時(shí)可以只用4個(gè)，一個(gè)LCD顯示器，13個(gè)發(fā)光二極管。 2按鍵用來(lái)對(duì)系統(tǒng)復(fù)位，開(kāi)關(guān)用來(lái)控制警告信號(hào)燈。38個(gè)7段譯碼顯示器分別用來(lái)顯示東、南、西、北四個(gè)方向的倒計(jì)時(shí)間仿真時(shí)可以只用4個(gè)兩個(gè)表示東西方向，另外兩個(gè)便是南北方向，如圖，其中12個(gè)發(fā)光二極管用來(lái)表示四個(gè)方向的紅、黃、綠燈，另一個(gè)發(fā)光二極管為警告信號(hào)燈。1、2用來(lái)顯示東西方向，3、4用來(lái)顯示南北方向。4LCD顯示器用來(lái)顯示道路所在的。二交通燈控制模擬系統(tǒng)數(shù)字電路設(shè)計(jì)任務(wù)1系統(tǒng)框圖與原理圖設(shè)

23、計(jì)2系統(tǒng)電路原理EDA設(shè)計(jì)與仿真3系統(tǒng)電路的PCB印制板設(shè)計(jì)4硬件調(diào)試三EDA仿真實(shí)驗(yàn)條件要求 實(shí)驗(yàn)板仿真芯片用Altera FLE*6000系列的EPF6016TC1443型可編程邏輯芯片。 大局部仿真用計(jì)算機(jī)軟件Quartus II9.0來(lái)完成，當(dāng)認(rèn)為運(yùn)行比擬理想時(shí)，要按照后文的管腳定義，分配好管腳，編譯成可下載的文件，下載到實(shí)驗(yàn)板上。要求能夠?qū)崿F(xiàn)主體功能，實(shí)驗(yàn)結(jié)果存在的問(wèn)題，要在報(bào)告中分析其原因。二、實(shí)際設(shè)計(jì)一系統(tǒng)框圖與原理圖設(shè)計(jì) 該系統(tǒng)的部控制主要由4個(gè)模塊構(gòu)成，分別為：計(jì)數(shù)器、控制器、分頻電路和分位譯碼電路。系統(tǒng)原理框圖如下：HodeReset計(jì)數(shù)器分頻電路Clk 1HzClk 10

24、Hz分位譯碼電路計(jì)數(shù)值控制器、倒計(jì)時(shí)數(shù)字及閃爍控制信號(hào)紅、黃、綠發(fā)光二極管七段數(shù)碼管10MHz 圖1 交通燈控制模擬系統(tǒng)框圖1分頻電路是用來(lái)將晶振頻率經(jīng)分頻后到達(dá)需要的頻率。因?yàn)閷?shí)驗(yàn)板上的晶振頻率是10MHZ，而計(jì)數(shù)器和分位譯碼電路需要的頻率都遠(yuǎn)小于10MHZ，所以要對(duì)其進(jìn)展分頻。2計(jì)數(shù)器的計(jì)數(shù)圍是0-49，它輸出的計(jì)數(shù)值作為控制器的輸入，控制器根據(jù)計(jì)數(shù)值作出反響。3控制器的作用是根據(jù)計(jì)數(shù)器的計(jì)數(shù)值控制發(fā)光二極管的亮、滅，以及輸出的倒計(jì)時(shí)數(shù)值給七段數(shù)碼管的分位譯碼電路。此外，當(dāng)檢測(cè)到特殊情況Hode=1發(fā)生時(shí)，無(wú)條件點(diǎn)亮紅色的發(fā)光二極管。4因?yàn)榭刂破鬏敵龅牡褂?jì)時(shí)數(shù)值可能是1位或兩位十進(jìn)制數(shù)，所

25、以在七段數(shù)碼管的譯碼電路前要加上分位電路即將其分為2個(gè)1位的十進(jìn)制數(shù)，如24分為2和4，7分為0和7。圖2 交通燈控制模擬系統(tǒng)原理圖二系統(tǒng)原理EDA設(shè)計(jì)與仿真1EDA軟件和硬件件環(huán)境EDA軟件Quartus II5.0軟件環(huán)境下，硬件環(huán)境Altera FLE*6000可編程邏輯芯片EPF6016TC1443型硬件環(huán)境實(shí)驗(yàn)板。實(shí)驗(yàn)板的引腳定義：7段顯示碼m_seg7 引腳號(hào) 發(fā)光二極管 引腳號(hào) 名稱(chēng) 引腳號(hào)A144D410D168B143D511D269C142D612D367D141D713DIP1112E137D814DIP2111F138D915DIP3110G139D1016DIP410

26、9dp140D1121按鍵S111136D1222按鍵S222135D1323按鍵S333134D1424晶振CLK84133D15255132D16VCC6131D1771注：LCD顯示器的引腳如下：數(shù)據(jù)date的引腳是從低位到高位。輸出rsrwenabledate引腳號(hào)79808182/83/84/85/86/87/88/942EDA設(shè)計(jì)仿真 圖3 交通燈控制模擬系統(tǒng)EDA頂層模塊圖1分頻模塊(clock)由輸入的時(shí)鐘得到需要的各種基準(zhǔn)的頻率，該系統(tǒng)中需要輸出3個(gè)不同的頻率。 VHDL硬件描述語(yǔ)言程序如下：2計(jì)數(shù)模塊(counter)該模塊的輸入時(shí)鐘信號(hào)頻率為1Hz，需要有一個(gè)輸入復(fù)位端，

27、對(duì)系統(tǒng)進(jìn)展復(fù)位，還有一個(gè)檢測(cè)特殊情況的輸入信號(hào)，外接開(kāi)關(guān)。每遇到時(shí)鐘上升沿，計(jì)數(shù)值加1，計(jì)數(shù)圍為149，輸出計(jì)數(shù)值。設(shè)計(jì)流程如下VHDL硬件描述語(yǔ)言程序如下：編譯結(jié)果：波形仿真：編譯結(jié)果：波形仿真： 4分位模塊(feiwei)輸入：前級(jí)的輸出數(shù)值；輸出：輸入數(shù)值的每一位由4位二進(jìn)制數(shù)形式表示具體見(jiàn)前面功能描述。設(shè)計(jì)流程如下：程序：編譯結(jié)果：波形仿真：5譯碼模塊disply輸入：時(shí)鐘信號(hào)，經(jīng)分位后的4位二進(jìn)制數(shù)，檢測(cè)特殊情況的輸入信號(hào)；輸出：能在數(shù)碼管上顯示的與輸入對(duì)應(yīng)的十進(jìn)制數(shù)。注意：因?yàn)楫?dāng)遇到特殊情況時(shí)，要讓顯示數(shù)字閃爍，所以該模塊的輸入時(shí)鐘信號(hào)要適當(dāng)增大頻率。 6掃描模塊(sysctrl)

28、輸入：時(shí)鐘信號(hào)，復(fù)位信號(hào)；輸出：對(duì)譯碼管的選通信號(hào)，控制顯示的狀態(tài)信號(hào)。 7顯示數(shù)字的選擇模塊(timec)輸入：經(jīng)譯碼后的允許或制止通行時(shí)間數(shù)值，復(fù)位端，狀態(tài)信號(hào)；輸出：顯示數(shù)字。 8LCD顯示器顯示模塊(clock_logic,contral,char_ram)顯示道路所在地。 其中，5，6，7，8模塊可以調(diào)通用的程序見(jiàn)。 三對(duì)仿真結(jié)果的分析： 1、在波形仿真中，由于分頻模塊的數(shù)太大，不能仿真，還有計(jì)數(shù)模塊會(huì)遇到*個(gè)計(jì)數(shù)值不準(zhǔn)確，但其前后值都準(zhǔn)確，這些問(wèn)題在下載到實(shí)驗(yàn)板上進(jìn)展硬件仿真時(shí)，都能準(zhǔn)確實(shí)現(xiàn)其功能。2、對(duì)于需要有時(shí)鐘輸入的模塊，要根據(jù)其要是實(shí)現(xiàn)的功能選擇不同的頻率，例如：在計(jì)數(shù)模塊

29、要計(jì)時(shí)，所以選擇1Hz的頻率；在控制模塊中，為了準(zhǔn)確顯示要選擇大一些的頻率本系統(tǒng)中直接接的晶振頻率10MHz；有閃爍功能的如果頻率太小會(huì)出現(xiàn)不顯示的瞬間，太大又會(huì)出現(xiàn)停滯不閃爍的情況(本系統(tǒng)中選用的是50Hz,能夠到達(dá)閃爍的功能)；掃描電路中如果頻率太大沒(méi)有用到的數(shù)碼管會(huì)有模糊的顯示，太小就會(huì)一個(gè)一個(gè)的顯示本系統(tǒng)中選用的是1000Hz。3、警告信號(hào)的輸入如果接按鍵會(huì)有抖動(dòng)現(xiàn)象，使結(jié)果不準(zhǔn)確，接開(kāi)關(guān)就防止了這種情況。(四)設(shè)計(jì)pcb幅員由以上仿真正確結(jié)果說(shuō)明該設(shè)計(jì)確實(shí)可行，所以可以自制電路印制板圖畫(huà)出專(zhuān)用的控制器件。器件選擇列表：可編程芯片：fle*系列的EPF 6016TC144-3程序保存模

30、塊：EPC1441PC83個(gè)SN74LS244N一個(gè)10針的接口模塊，一個(gè)電源接口一個(gè) 型號(hào)為YE-JHD161A的lcd顯示模板13個(gè)發(fā)光二極管，一個(gè)開(kāi)關(guān)，一個(gè)按鍵一個(gè)SN74LS19AN反相器一個(gè)HOC-503的10MHZ晶振體一個(gè)7805穩(wěn)壓管，電阻可電容假設(shè)干：圖4 交通燈控制模擬系統(tǒng)印制板圖三、調(diào)試由于Altera可編程控制器件的可編程性，所以在選器件的時(shí)候就選了altera的fle*系列的EPF6016TC144-3設(shè)計(jì)的原理還是以第二步的設(shè)計(jì)原理一樣，只不過(guò)把相關(guān)的綁定引腳改正就可以了，下表為新的幅員下的引腳分配。數(shù)據(jù)A141數(shù)據(jù)B140數(shù)據(jù)C139數(shù)據(jù)D137數(shù)據(jù)E138數(shù)據(jù)F

31、135數(shù)據(jù)G136數(shù)據(jù)DP134數(shù)碼管選擇1113數(shù)碼管選擇2112數(shù)碼管選擇3110數(shù)碼管選擇4109顯示數(shù)據(jù)1 (Lcd7)87顯示數(shù)據(jù)2(Lcd8)88顯示數(shù)據(jù)3 (Lcd9)93顯示數(shù)據(jù)4 (Lcd10)95顯示數(shù)據(jù)5 (Lcd11)96顯示數(shù)據(jù)6 (Lcd12)98顯示數(shù)據(jù)7 (Lcd13)99顯示數(shù)據(jù)8 (Lcd14)101顯示電源lcd1,2+81,82顯示電源lcd3-83顯示數(shù)據(jù)|指令lcd484顯示使能端lcd686顯示讀寫(xiě)lcd585東紅，黃，綠68，69，71西紅，黃，綠23，24，25南紅，黃，綠45，46，47北紅，黃，綠122，121，119開(kāi)關(guān)40晶振體輸入8按

32、鍵74m_nSTATUS56m_nCONFIG53m_DCLK128m_CONF_DONE105：1、該系統(tǒng)中用到的通用函數(shù)有些輸入輸出根據(jù)本系統(tǒng)的需要作了修改：VHDL硬件語(yǔ)言1譯碼函數(shù)的程序：library ieee;use ieee.std_logic_1164.all;entity display isport ( clock: in std_logic; flash: in std_logic; qin: in std_logic_vector(3 downto 0); display: out std_logic_vector(0 to 6) );end;architecture

33、fun of display issignal timeout:integer range 0 to 9;begin process(clock) begin if rising_edge(clock) then if ( flash=1 ) then timeout=0; else if (flash=0) then if ( timeout=9) then timeout=0; else timeout=timeout+1; end if; end if; end if; if (timeoutdisplaydisplaydisplaydisplaydisplaydisplaydispla

34、ydisplaydisplaydisplaydisplay=0000000; end case; else display dis6 dis6 dis6 dis6 dis6 dis6 dis6 tseltseltseltseltseltseltsel=111;end case;END IF;END PROCESS;end;3顯示數(shù)字選擇模塊：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY timec ISPORT(seca:INSTD_LOGIC_VECTOR(6 DOWNTO 0);se

35、cb:INSTD_LOGIC_VECTOR(6 DOWNTO 0);mina:INSTD_LOGIC_VECTOR(6 DOWNTO 0);minb:INSTD_LOGIC_VECTOR(6 DOWNTO 0);reset:INSTD_LOGIC;sel:INSTD_LOGIC_VECTOR(2 DOWNTO 0);q:OUTSTD_LOGIC_VECTOR(6 DOWNTO 0) );END timec;ARCHITECTURE rtl OF timec ISBEGINPROCESS(reset,sel,seca,secb,mina,minb)BEGINIF reset=0 THENqqqq

36、qqqq=0000000;END CASE;END IF;END PROCESS;END rtl;4LCD顯示屏函數(shù)：aLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY clock_logic ISPORT(clock:INSTD_LOGIC;enable:OUT STD_LOGIC;out_clk:OUTSTD_LOGIC);END clock_logic;ARCHITECTURE func1 OF clock_logic ISPONENT DFF PORT (d : IN STD_LOGIC; clk : IN STD_LOGIC; q : O

37、UT STD_LOGIC );END PONENT;SIGNAL sig1,sig2,sig3: STD_LOGIC;BEGINsig1 = NOT sig2;sig3 = NOT clock;OUT_CLK sig1,clk = clock,q = sig2);mydff2: DFF port map(d = sig2,clk = sig3,q = enable);END func1;(b)library ieee;use ieee.std_logic_1164.all;package mycontrol isconstant IDLE:std_logic_vector(10 downto

38、0) := ;constant CLEAR :std_logic_vector(10 downto 0) := ;constant RETURNCURSOR:std_logic_vector(10 downto 0) := ;constant SETMODE:std_logic_vector(10 downto 0) := ;constant SWITCHMODE:std_logic_vector(10 downto 0) := ;constant SHIFT:std_logic_vector(10 downto 0) := ;constant SETFUNCTION:std_logic_ve

39、ctor(10 downto 0) := ;constant SETCGRAM:std_logic_vector(10 downto 0) := ;constant SETDDRAM:std_logic_vector(10 downto 0) := ;constant READFLAG:std_logic_vector(10 downto 0) := ;constant WRITERAM:std_logic_vector(10 downto 0) := ;constant READRAM:std_logic_vector(10 downto 0) := ;constant cur_inc:st

40、d_logic:= 1;constant cur_dec:std_logic:= 0;constant cur_shift:std_logic:= 1;constant cur_noshift:std_logic:= 0;constant open_display:std_logic:= 1;constant open_cur:std_logic:= 0;constant blank_cur:std_logic:= 0;constant shift_display:std_logic:= 1;constant shift_cur:std_logic:= 0;constant right_shi

41、ft:std_logic:= 1;constant left_shift:std_logic:= 0;constant datawidth8:std_logic:= 1;constant datawidth4:std_logic:= 0;constant twoline:std_logic:= 1;constant oneline:std_logic:= 0;constant font5*10:std_logic:= 1;constant font5*7:std_logic:= 0;end mycontrol;library ieee;use ieee.std_logic_1164.all;U

42、SE ieee.std_logic_arith.all;library work;use work.mycontrol.all;entity control isport(clock:in std_logic;reset:in std_logic;rs:outstd_logic;rw:outstd_logic;data_in:in std_logic_vector(7 downto 0);data:out std_logic_vector(7 downto 0);char_address:out std_logic_vector(5 downto 0);constant DIVSS : int

43、eger := 15;end entity;architecture fun of control issignal state :std_logic_vector(10 downto 0);signal counter: integer range 0 to 127;signal div_counter: integer range 0 to 15;signal flag:std_logic ;beginrs = 1 when state = WRITERAM or state = READRAM else0;rw =0 when state = CLEAR or state = RETUR

44、NCURSOR or state = SETMODE or state = SWITCHMODE or state = SHIFT or state = SETFUNCTION or state = SETCGRAM or state = SETDDRAM or state = WRITERAM else1;data =00000001 when state = CLEAR else00000010 when state = RETURNCURSOR else000001&cur_inc&cur_noshift when state = SETMODE else00001&open_displ

45、ay&open_cur&blank_cur when state = SWITCHMODE else0001&shift_display&left_shift&00 when state = SHIFT else001&datawidth8&twoline&font5*10&00 when state = SETFUNCTION else01000000 when state = SETCGRAM else10000000 when state = SETDDRAM and counter = 0 else11000000 when state = SETDDRAM and counter /

46、= 0 elsedata_in when state = WRITERAM elseZZZZZZZZ;char_address = conv_std_logic_vector(counter,6) WHEN (state = WRITERAM and counter 40 and counter 81-8 and counter 81) else000000;process(clock,reset)beginif reset = 0 thenstate = IDLE;counter = 0;flag = 0;div_counter if flag = 0 thenstate = SETFUNC

47、TION;flag = 1;counter = 0;div_counter = 0;elseif div_counter DIVSS thendiv_counter = div_counter + 1;state = IDLE;elsediv_counter = 0;statestate state state state state state state state state if counter = 40 thenstate = SETDDRAM;counter = counter + 1;elsif counter /= 40 and counter 81 thenstate = W

48、RITERAM;counter = counter + 1;elsestatestate state result := 16*20*;when ! =result := 16*21*;when =result := 16*22*;when * =result := 16*23*;when $ =result := 16*24*;when % =result := 16*25*;when & =result := 16*26*;when =result := 16*27*;when ( =result := 16*28*;when ) =result := 16*29*;when * =res

49、ult := 16*2a*;when + =result := 16*2b*;when , =result := 16*2c*;when - =result := 16*2d*;when . =result := 16*2e*;when / =result := 16*2f*;when 0 =result := 16*30*;when 1 =result := 16*31*;when 2 =result := 16*32*;when 3 =result := 16*33*;when 4 =result := 16*34*;when 5 =result := 16*35*;when 6 =res

50、ult := 16*36*;when 7 =result := 16*37*;when 8 =result := 16*38*;when 9 =result := 16*39*;when : =result := 16*3a*;when ; =result := 16*3b*;when result := 16*3c*;when = =result := 16*3d*;when =result := 16*3e*;when =result := 16*3f*;when =result := 16*40*;when A =result := 16*41*;when B =result := 16*42*;when C =result := 16*43*;when D =result := 16*44*;when E =result := 16*45*;when F =result := 16*46*;when G =result := 16*47*;when H =resu