VHDL文本輸入設(shè)計(jì)方法初步

1、VHDL文本輸入設(shè)計(jì)方法初步EDA技術(shù)實(shí)用教程 VHDL文本輸入設(shè)計(jì)方法初步 1.1 編輯輸入并保存VHDL源文件 1. 為本項(xiàng)工程設(shè)計(jì)建立文件夾 2. 輸入設(shè)計(jì)項(xiàng)目和存盤(pán) 圖4-12 建立文本編輯 器對(duì)話框 圖4-13 在文本編輯窗中輸入VHDL文件并存盤(pán) VHDL文本輸入設(shè)計(jì)方法初步 1.2 將當(dāng)前設(shè)計(jì)設(shè)定為工程和選定目標(biāo)器件 圖4-14 設(shè)定當(dāng)前文件為工程 1.2 將當(dāng)前設(shè)計(jì)設(shè)定為工程和選定目標(biāo)器件 圖4-15 選定當(dāng)前工程的目標(biāo)器件為EP1K30TC144-3 VHDL文本輸入設(shè)計(jì)方法初步 1.3 選擇VHDL文本編譯版本號(hào)和排錯(cuò) 圖4-16 設(shè)定VHDL編譯版本號(hào) VHDL文本輸入設(shè)

2、計(jì)方法初步 1.3 選擇VHDL文本編譯版本號(hào)和排錯(cuò) 圖4-17 消去“Use Quartus Fitter”項(xiàng) VHDL文本輸入設(shè)計(jì)方法初步 1.3 選擇VHDL文本編譯版本號(hào)和排錯(cuò) 圖4-18 確定設(shè)計(jì)文件中的錯(cuò)誤 VHDL文本輸入設(shè)計(jì)方法初步 1.4 時(shí)序仿真 圖4-19 從SNF文件中輸入設(shè)計(jì)文件的信號(hào)節(jié)點(diǎn) (1) 建立波形文件 VHDL文本輸入設(shè)計(jì)方法初步 1.4 時(shí)序仿真 圖4-20 列出并選擇需要觀察的信號(hào)節(jié)點(diǎn) (2) 輸入信號(hào)節(jié)點(diǎn) VHDL文本輸入設(shè)計(jì)方法初步 1.4 時(shí)序仿真 圖4-21 在Options菜單中取消Snap to Grid的選擇 # (3) 設(shè)置波形參量 VH

3、DL文本輸入設(shè)計(jì)方法初步 1.4 時(shí)序仿真 圖4-22 設(shè)定仿真時(shí)間長(zhǎng)度 (3) 設(shè)置波形參量 圖4-23 為輸入信號(hào)設(shè)定必要的測(cè)試電平或數(shù)據(jù) (4) 為輸入信號(hào)加上激勵(lì)電平并存盤(pán) 圖4-24 為輸入信號(hào)假如時(shí)鐘激勵(lì)信號(hào) (4) 為輸入信號(hào)加上激勵(lì)電平并存盤(pán) VHDL文本輸入設(shè)計(jì)方法初步 1.4 時(shí)序仿真 圖4-25 保存仿真波形文件 (4) 為輸入信號(hào)加上激勵(lì)電平并存盤(pán) VHDL文本輸入設(shè)計(jì)方法初步 1.4 時(shí)序仿真 圖4-26 運(yùn)行仿真器 (5) 運(yùn)行仿真器并觀察分析波形。 VHDL文本輸入設(shè)計(jì)方法初步 1.4 時(shí)序仿真 圖4-27 多路選擇器mux21a的仿真波形 (5) 運(yùn)行仿真器并觀

4、察分析波形 VHDL文本輸入設(shè)計(jì)方法初步 1.4 時(shí)序仿真 圖4-28 打開(kāi)延時(shí)時(shí)序分析窗 (5) 運(yùn)行仿真器并觀察分析波形 VHDL文本輸入設(shè)計(jì)方法初步 1.4 時(shí)序仿真 圖4-29 mux21a項(xiàng)目的設(shè)計(jì)層次 (1) 了解設(shè)計(jì)項(xiàng)目的結(jié)構(gòu)層次。 VHDL文本輸入設(shè)計(jì)方法初步 1.5 設(shè)計(jì)項(xiàng)目的其他信息和資源配置 圖4-30 適配報(bào)告中的部分內(nèi)容 (1) 了解設(shè)計(jì)項(xiàng)目的結(jié)構(gòu)層次。 VHDL文本輸入設(shè)計(jì)方法初步 1.5 設(shè)計(jì)項(xiàng)目的其他信息和資源配置 圖4-31 芯片資源編輯窗 (2) 了解器件資源分配情況。 VHDL文本輸入設(shè)計(jì)方法初步 1.5 設(shè)計(jì)項(xiàng)目的其他信息和資源配置 (3) 了解設(shè)計(jì)項(xiàng)目

5、速度/延時(shí)特性。 VHDL文本輸入設(shè)計(jì)方法初步 1.5 設(shè)計(jì)項(xiàng)目的其他信息和資源配置 (4) 資源編輯。 VHDL文本輸入設(shè)計(jì)方法初步 1.6 引腳鎖定 圖4-32 Device View窗 VHDL文本輸入設(shè)計(jì)方法初步 1.6 引腳鎖定 圖4-33 引腳鎖定 VHDL文本輸入設(shè)計(jì)方法初步 1.7 編程下載和測(cè)試 圖4-34 設(shè)置編程下載方式 VHDL文本輸入設(shè)計(jì)方法初步 1.7 編程下載和測(cè)試 圖4-35 設(shè)置編程下載方式 通過(guò)JTAG口向FPGA下載SOF文件 VHDL文本輸入設(shè)計(jì)方法初步 1.8 設(shè)計(jì)流程歸納 圖4-36 MAX+plusII一般設(shè)計(jì)流程 VHDL文本輸入設(shè)計(jì)方法初步 1.9 MAX+plusII在Windows 2000/XP上的安裝設(shè)置 (1) 首先安裝MAX+plusII；(2) 選擇(“開(kāi)始”“設(shè)置”“控制面板”)；(3) 雙擊“游戲選項(xiàng)”，然后選擇“添加”“添加其他”“從磁盤(pán)安裝”命令，再單擊“瀏覽”瀏覽驅(qū)動(dòng)所在目錄：MAX+plusII的安裝目錄driverswin2000；(4) 選擇 Win2000.inf ，單擊“確定”；(5) 在“數(shù)字簽名未找到”對(duì)話框中，選擇“是”； (6) 在“選擇一個(gè)設(shè)備驅(qū)動(dòng)程序”窗口中，選擇“Alter