用vhdl在qartusII實現(xiàn)或非_第1頁
用vhdl在qartusII實現(xiàn)或非_第2頁
用vhdl在qartusII實現(xiàn)或非_第3頁
用vhdl在qartusII實現(xiàn)或非_第4頁
用vhdl在qartusII實現(xiàn)或非_第5頁
已閱讀5頁，還剩1頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、與門Libraryieee;Useieee.std_logic_1164.all;EntityanisPort(d1,d2:instd_logic;op:outstd_logic);Endan;Architecturem1ofanisBeginop=1when(d1=1andd2=1)elseO;Endm1;Libraryieee;23Useleee*scdlogic1164*all;5罠SEntityaniso7賢EPortdi,d2:instd_lcgic;w9op:口口匸3tdlogic);1011Endan;1213EAxcriitectuxeitlofanis14Begin1617o

2、p=1|when(dl=1*and亡、Q、；iaEndml;20MasterTimeBar:MasterTimeBar:Libraryieee;Interval：-9,63nsStartZips9.675nsj*|Pointer:10.0nsT9675nsJUseieee.std_logic_1164.all;EntityoorisPort(d1,d2:instd_logic;op:outstd_logic);Endoor;Architecturem1ofoorisBeginop=0when(d1=0andd2=0)else1;Endm1;Libraryieee;Useieee,std_log

3、ic_1164Tall;HEntityoorisSEcru(dlrd2:instd_logic;op:outstdlcqic);Endoor;SArchitecturemlofoorisSBeginop=*01whendl=*01andd2=101)elseITEndmi:Jpm10r0ns9.675JHE非門Libraryieee;Useieee.std_logic_1164.all;EntityntisPort(d1:instdogic;op:outstd_logic);Endnt;ArchitecturemlofntisBeginop=0when(d仁1)else1;Endm1;Libraryieee;23Useieee.svdlogic1164,all;弓BEnsleyncis6SPort(dl:instd_logic;89op:outsvdlogic);10Endnc;12HArchitec匸mlofntis14SBegin16opOwhene

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論