門電路補充內(nèi)容

1、門電路補充內(nèi)容1CMOS反相器Rp：PMOS管的電阻，Rn：NMOS管的電阻2電阻性負載CMOS反相器的電阻模型電阻性負載的戴維寧等效電路Rp：PMOS管的電阻，Rn：NMOS管的電阻3電阻性負載CMOS器件的電阻模型（輸出為低電平）VOUT = 3.33 100/(100+667) =0.43V 電阻性負載的戴維寧等效電路電阻性負載CMOS器件的電阻模型（輸出為高電平）VOUT = (5V-3.33V) * 667/(200+667) + 3.33V = 4.61V電阻性負載的戴維寧等效電路吸收電流和提供電流吸收電流提供電流電阻性負載電阻性負載最大低態(tài)輸出電流(mA)最大低態(tài)輸出電壓(V)最

2、小高態(tài)輸出電流(mA)最小高態(tài)輸出電壓 (V)負載負載上兩個slides中吸收和提供電流各是多少？內(nèi)部功耗是多少？6非理想輸入時電路的特性Iwasted = 5/(400+2500) = 1.72mA 功耗：Pwasted = 5*Iwasted = 8.62mWIwasted = 5/(4000+200)功耗：Pwasted = 5*Iwasted7非理想輸入時電路的負載特性浪費的功率等于多少？電阻性負載的戴文寧等效電路8CMOS電路的動態(tài)電氣特性現(xiàn)代電路設(shè)計正朝著純CMOS技術(shù)的方向演進，而CMOS器件具有很高的輸入阻抗，因此直流負載效應(yīng)常?？梢院雎圆挥婥MOS輸入端、封裝和內(nèi)部連線具有相

3、當大的電容電容充放電時間是構(gòu)成電路/器件時延的主要因素之一9CMOS轉(zhuǎn)換時間分析影響轉(zhuǎn)換時間的因素晶體管的導(dǎo)通電阻驅(qū)動的輸入端的電容寄生電容的來源輸出電路，2-10pF輸出和其它輸入的連線電容，1pF/英寸或更多輸入電路，2-15pF轉(zhuǎn)換時間分析的等效電路CMOS轉(zhuǎn)換時間分析下降時間其中RnCL為時間常數(shù)tf = 8.5 ns下降時間CMOS轉(zhuǎn)換時間分析上升時間上升時間其中RnCL為時間常數(shù)tr = 17 nsCMOS電路的功率損耗CMOS電路在狀態(tài)不發(fā)生變化時，功耗很低靜態(tài)功耗，通常可以忽略狀態(tài)發(fā)生變化的過程中消耗可觀的電能動態(tài)功耗1.由于轉(zhuǎn)換瞬間T1和T2 瞬態(tài)導(dǎo)通而導(dǎo)致的瞬態(tài)導(dǎo)通功耗PT=CPDVCC2f，其中：CPD：功耗電容f：輸出信號轉(zhuǎn)換的頻率2. 對負載電容充放電導(dǎo)致的功耗PL=CLVDD2f，其中：CL：負載電容f：輸出信號轉(zhuǎn)換的頻率總功耗：P=PT+PL13CMOS三態(tài)緩沖器14漏極開路CMOS與非門15集電極開路(OC) 門TTL與非門電路TTL反相器電路16OC門輸出并聯(lián)的接法17