簡易DDS頻率合成器設(shè)計

1、目錄 TOC o 1-5 h z HYPERLINK l bookmark24 o Current Document 第一章系統(tǒng)分析與設(shè)計方案1DDS設(shè)計原理介紹 1 HYPERLINK l bookmark27 o Current Document 1.2直接數(shù)字式頻率合成器（DDS）的基本結(jié)構(gòu) 1 HYPERLINK l bookmark33 o Current Document 1.3基本DDS結(jié)構(gòu)的常用參量計算1. HYPERLINK l bookmark36 o Current Document DDS 的輸出頻率 fout o1. HYPERLINK l bookmark40 o

2、Current Document DDS產(chǎn)生的相位。 1. HYPERLINK l bookmark43 o Current Document DDS的頻率分辨率。1. HYPERLINK l bookmark46 o Current Document DDS的頻率輸入字FW計算。21.4 DDS的工作原理2. HYPERLINK l bookmark52 o Current Document 相位累加器與頻率控制字FW2. HYPERLINK l bookmark55 o Current Document 相位控制字PW2. HYPERLINK l bookmark58 o Current

3、Document 第二章軟件設(shè)計3Verilog HDL 程序3. HYPERLINK l bookmark67 o Current Document 8位加法器程序代碼 3. HYPERLINK l bookmark64 o Current Document 16位加法器程序代碼 3. HYPERLINK l bookmark71 o Current Document 8位寄存器程序代碼 3. HYPERLINK l bookmark75 o Current Document 16位寄存器程序代碼 4. HYPERLINK l bookmark79 o Current Document dd

4、s代碼程序4. HYPERLINK l bookmark83 o Current Document ROM 的創(chuàng)建4. HYPERLINK l bookmark87 o Current Document 第三章實驗仿真5 HYPERLINK l bookmark90 o Current Document 3.1原理圖 5 HYPERLINK l bookmark93 o Current Document ROM5. HYPERLINK l bookmark97 o Current Document 八位加法器5. HYPERLINK l bookmark100 o Current Docume

5、nt 十六位加法器5. HYPERLINK l bookmark103 o Current Document 八位寄存器6. HYPERLINK l bookmark106 o Current Document 十六位寄存器 6. HYPERLINK l bookmark109 o Current Document 3.2仿真波形6 HYPERLINK l bookmark215 o Current Document 3.3 D/A轉(zhuǎn)換電路9. HYPERLINK l bookmark212 o Current Document DAC0832結(jié)構(gòu)及工作原理 9. HYPERLINK l bo

6、okmark228 o Current Document D/A轉(zhuǎn)換電路模塊 1.0.3.4實驗結(jié)果0.3.5調(diào)試過程0. TOC o 1-5 h z HYPERLINK l bookmark224 o Current Document 對 adder8 adder16 reg8、reg16 的調(diào)試1 0D/A轉(zhuǎn)換電路的調(diào)試1.0. HYPERLINK l bookmark232 o Current Document 輸出波形的調(diào)試1.0.第四章心得體會1.1.第五章 參考文獻 1.2.第一章系統(tǒng)分析與設(shè)計方案1.1 DDS設(shè)計原理介紹DDS即Direct Digital Synthesize

7、r數(shù)字頻率合成器，是一種基于全數(shù)字技術(shù)，從相位概念出發(fā)直接合 成所需波形 的一種頻率合成技術(shù)，是一種新型的數(shù)字頻率合成技術(shù)。具有相對帶寬大、頻率轉(zhuǎn)換時間短、分辨力高、相位連續(xù)性好 等優(yōu)點，很容易實現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制，廣泛應(yīng)用于通訊領(lǐng)域。1.2直接數(shù)字式頻率合成器(DDS)的基本結(jié)構(gòu)直接數(shù)字式頻率合成器(DDS )是從相位概念出發(fā)直接合成所需波形。其電路一般包括基準時鐘、頻率累加器、相位累加器、相位調(diào)制器、同步寄存器、正弦ROM查找表D/A轉(zhuǎn)換器。基本結(jié)構(gòu)如圖相位 累加器低通波波器正弦查詢表圖1直接數(shù)字式頻率合成器(DDS)的基本結(jié)構(gòu)1.3基本DDS結(jié)構(gòu)的常用參量計算DDS的輸出頻率f

8、outFut=(FWXfdk)/ 2cik1=50KHZ, FW=1 , n=8,則 Fout=195.3125HZ。fcik1=500KHZ , FW=1 , n=8,則 Fout=1.953KHZ。1.3.2 DDS產(chǎn)生的相位。(PW 2 n /21.3.3 DDS的頻率分辨率。F out=f cik/21.3.4 DDS的頻率輸入字FW計算FW=2 nX (fout/fcik)1.4 DDS的工作原理相位累加器與頻率控制字FW每來一個時鐘脈沖fc氐N位加法器將頻率控制字FW與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的輸入端。累加寄存器一方面將在上一時鐘周期作用后所產(chǎn)

9、生的新的相位數(shù)據(jù)反饋到加法器的 輸入端，使加法器在下一時鐘的作用下繼續(xù)與頻率控制字FW相加；另一方面將該值作為存儲器的地址輸出相應(yīng)的波形數(shù)據(jù)。最終經(jīng)D/A轉(zhuǎn)換成所需要的模擬波形。相位累加器在基準時鐘的作用下，進行線性 相位累加，當(dāng)相位累加器加滿量時就會產(chǎn)生一次溢出，這樣就完成了一個周期，此周期即為DDS的頻率周期。DDS的輸出信號頻率：Fut=(FWK fcik)/2 N通過設(shè)定相位累加器的位數(shù)和頻率控制字可確定 輸出頻率。相位控制字PW每來一個時鐘脈沖fcik，加法器將相位控制器PW與累加寄存器輸出的數(shù)據(jù)相加，把相加后的結(jié)果作為波形存儲器 (ROM )的相位取樣地址，這樣就可以把存儲在波形存

10、儲器內(nèi)的波形取樣值(二進制編碼)經(jīng)查找表查出，完成相位到幅值 轉(zhuǎn)換。波形存儲器的輸出送到D/A轉(zhuǎn)換器，將數(shù)字量轉(zhuǎn)換成所要求合成頻率的模擬量信號。第二章軟件設(shè)計2.1 Verilog HDL程序2.1.1 8位加法器程序代碼module adder8(sum,a,b);output sum; input a,b; wire3:0 a; wire3:0 b; wire7:0 sum; assign sum=a+b; end module16位加法器程序代碼module adder16(sum,a,b); output sum;input a,b; wire7:0 a; wire7:0 b; wir

11、e15:0 sum; assign sum=a+b; endmodule8位寄存器程序代碼module reg8(din, q, clk); output7:0 q;input7:0 din, input, clk; reg7:0 q;always (posedge clk) begin q=din;end endmodule16位寄存器程序代碼module reg16(din,q,clk);output15:0q; input15:0din; input clk;reg15:0q;always (posedge clk) begin q=din;end endmoduledds代碼程序mod

12、ule dds (clk0,fword,pword,fout,pout); output7:0 fout,pout;input7:0 fword,pword;input clk0; wire7:0 lin8b,sin8b; wire15:0 f16b,d16b,din16b; assign f16b15:8=fword; assign f16b7:0=8b00000000; adder16 u1(.a(f16b),.b(d16b),.sum(din16b); reg16 u2( clk(clk0),.in(din16b),.qout(d16b);rom u3(d16b15:8,fout);ad

13、der8 u4(.a(pword),.b(d16b15:8),.sum(lin8b); reg8 u5(.clk(clk0),.in(lin8b),.qout(sin8b);rom u6(sin8b,pout); endmoduleROM的創(chuàng)建首先選擇ROM數(shù)據(jù)文件編輯窗，即在 File菜單中選擇“ New ”，并在 New窗中選擇“ Other files ”項， 并選“Memory Initialization File，點擊OK后產(chǎn)生ROM數(shù)據(jù)文件大小選擇窗。可 這里采用2點8位數(shù)據(jù)勺情況， 選ROM勺數(shù)據(jù)數(shù)Number為256,數(shù)據(jù)寬Word size取8位。點擊“ OK格中 將出現(xiàn)空

14、勺mif數(shù)據(jù)表格，表 的數(shù)據(jù)為10進制表達方式，任一數(shù)據(jù)對應(yīng)的地址為左列于頂行數(shù)之和)成后在 。將波形數(shù)據(jù)填入此表中，完 File菜單中點擊“ Save as ”保存此數(shù)據(jù)文件。第三章實驗仿真3.1原理圖ROMROM深度256,數(shù)據(jù)位8位如圖2所示clock 頑尺Btok EyA* AUTO圖2 ROM深度256,數(shù)據(jù)位8位八位加法器圖3八位加法器十六位加法器圖4十六位加法器八位寄存器十六位寄存器3.2仿真波形der8波形如圖3所示adder:regse 1din7.O elkq7.OC -.r圖5八位寄存器圖6十六位寄存器HintValue、z16DDg320 0 DI0.0 K月|Jdff

15、l.O nsa 0 A!J PSI6D.D ns-141iL.12 出400 psB *Q b33 mi XXEX 3 -y iiiiaaiiii ii圖7 adder8波形adder16波形如圖4所示0 a諄IT 妙 ?j smVdue八50. DTl： .： CIS叫 is1.0A usl L9mi5 MI 5| u1 67 u1,63ns1163EUd c d c s 16 .,1 X 3 Xr 10XItX 12 X 13 X14X15 Y 啟 XIT XIS1 U56 1XflX9)：n I 12 ) L R XX 15X 16XIT 匹1 UIioX； 14T IT :rir20

16、羞 rK3Dt3 軸 1361 1 1 I11 1 1 Illi 1illll Illi nail1 I 1Illi1 1111111 II II 1i i i n i i i i i i 1Fai ey：二EE七iio ，Inpa聲1EOQs300.04E4ED.(He 640.Qz 8E0.0 nsraineQi、ES.ii廣9Efl. 0 ns 1 12 us l.sa us15.K50 0 ns310 d f.eno 1玷F.1C 0 m *0 m*950 0 W1.43 陰dk 田din 國qI町畝V :u4 x m g rimrypriirn圖9 reg8波形reg16波形如圖6所

17、示圖10 reg16波形rom波形如如圖7所示圖11 rom波形ddsf ipo波形如如圖8所示VlieOf)：P5160.(O UM320.0 IIXBO.p ns640. p 2000 . 2960.pu1 1A ms1.2S 抨D p=clkDV1回 EwcrdlV3 jmordlV 1Q fontU I習(xí) poutU 11111I11111111 1111iI1I_0127139 C U:L-46149152L55Fia130| 如152 XZdKuoM10$相矽28圖12 ddsf ipo波形ddsf 2po波形如如圖9所示圖13 ddsf甲，波形VaItla0 IDUMalUJ V

18、i廬L1V一禪洋3 fyArdif =F*i jiword.v iF*i fnt田Vi V P:l嚴W他.0 BI里d. a必4S0 0C40 0 ncsod 0geo.p uIS Hl1.2B盲寸-1 21rFr11 -1 iJLJ-1 lL1 JLl11rLJJ LJal.a.艾繆磬重平*號棘坪圖14 ddsf 8po波形ddsf 32po波形如如圖11所示KiuriaVol 1160 f320. J he480.0izB4JO.O H2L1B00 J)ns. i360.0 nx1 12 usclkO-LJL11rn ii39QvsL*11田 pVMTdUi0田 foulVi8-1-127

19、:r-2vr-K255_L2J_r何_1p1 .0._Jf 尹*%麗 rt 21? :田 pout U1E.0.1.1岔-i2HX 稔1 .級一寶_137t . 37.1 o. . k.盯J.2T . 1.21.T ?KT255 和 T圖 15 ddsf 32P0 波形ddsf 1p64波形如如圖12所示/)/VeJTR2xFerD/4（LSIEHD 匚一r ni14* AiAb13 0/7( MSB)即口DGND 匚 10II 二I AiUjl】）tri圖15 DAC0830引腳圖圖16 DAC0832的邏輯結(jié)構(gòu)3.3.1 DAC0832結(jié)構(gòu)及工作原理DAC0832是8分辨率的D/A轉(zhuǎn)換集成

20、芯片。這個DA芯片以其價格低廉、接口簡單、轉(zhuǎn)換控制容易等優(yōu)點，在電子 產(chǎn)品中得到廣泛的應(yīng)用。D/A轉(zhuǎn)換器由8位輸入鎖存器、8位DAC寄存器、8位D/A轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構(gòu)成。引腳圖及主要內(nèi)部邏輯結(jié)構(gòu)圖15、16所示。根據(jù)對DAC0832的數(shù)據(jù)鎖存器和DAC寄存器的不同的控制方式，DAC0832有三種工作方式：直通方式、單緩沖方式和雙緩沖方式。DAC0832是采用CMO工藝制成的單片直流輸出型8位數(shù)/模轉(zhuǎn)換器。如圖4-82所示，它由倒T型R-2R電阻網(wǎng)絡(luò)、模 擬開關(guān)、運 算放大器和參考電壓VREF四大部分組成。，輸出的模擬量與輸入的數(shù)字量成正比，這就實現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。 一個8位D

21、/A轉(zhuǎn)換器有8個輸入端（其中每個輸入端是8位二進制數(shù)的一位），有一個模擬輸出端。輸入可有 28=256個不同的二進制組態(tài)，輸出為256個電壓之一，即輸出電壓不是整個電壓范圍內(nèi)任意值，而只能是256個可能值。3.3.2 D/A轉(zhuǎn)換電路模塊ROM中存儲數(shù)據(jù)，采用查表法輸出的數(shù)字信號經(jīng)過D/A轉(zhuǎn)換器DAC0832和OP07轉(zhuǎn)換和運放后產(chǎn)生0V到5V之間范圍的電壓范圍。3.4實驗結(jié)果實驗數(shù)據(jù)如表i所示FWfoutPW相位fcik1 =50KHz1195.3Hz00rad2390.6Hz4781.2Hz641.57rad81.562KHzfci=500KHz11.953KHz1283.14rad23,906KHz47.812KHz1924.71rad815.62KHz表i實驗結(jié)果表格3.5調(diào)試過程對 adder8x adder16、reg8、reg16 的調(diào)試對這4個部分的調(diào)整主要針對仿真波形的參數(shù)設(shè)定，加法器的end time設(shè)定為20us,寄存器設(shè)定為10us。且各個仿真波形的時鐘要設(shè)定統(tǒng)一。且這4個波形的輸入變量都設(shè)置為10進制，結(jié)果便于觀察，以上仿真圖都驗證了結(jié)果的正確性。D/A轉(zhuǎn)換電路的調(diào)試其中接電源時用到了 +12V、12V,所以對應(yīng)管腳一定檢查清楚，還有最后測輸出電壓時，DAC0832的數(shù)據(jù)端都置高時，VOut=5V,當(dāng)只有最高位接地時VOut=2.5V。輸出