電子企業(yè)模擬電路試題

1、.：.；模擬電路1、 基爾霍夫定理的內(nèi)容是什么？仕蘭微電子 基爾霍夫電流定律是一個電荷守恒定律,即在一個電路中流入一個節(jié)點的電荷與流出同一個節(jié)點的電荷相等. 基爾霍夫電壓定律是一個能量守恒定律,即在一個回路中回路電壓之和為零. 2、平板電容公式(C=S/4kd)。未知 3、最根本的如三極管曲線特性。未知 4、描畫反響電路的概念，列舉他們的運用。仕蘭微電子 5、負反響種類電壓并聯(lián)反響，電流串聯(lián)反響，電壓串聯(lián)反響和電流并聯(lián)反響；負反響的優(yōu)點降低放大器的增益靈敏度，改動輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調(diào)理作用未知 6、放大電路的頻率補償?shù)哪康氖鞘裁?，?/p>

2、哪些方法？仕蘭微電子 7、頻率呼應(yīng)，如：怎樣才算是穩(wěn)定的，如何改動頻響曲線的幾個方法。未知 8、給出一個查分運放，如何相位補償，并畫補償后的波特圖。凹凸 9、根本放大電路種類電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器，優(yōu)缺 點，特別是廣泛采用差分構(gòu)造的緣由。未知 10、給出一差分電路，通知其輸出電壓Y+和Y-,求共模分量和差模分量。未知 11、畫差放的兩個輸入管。凹凸 12、畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的運放電路。仕蘭微電子 13、用運算放大器組成一個10倍的放大器。未知 14、給出一個簡單電路，讓他分析輸出電壓的特性就是個積分電路，并求輸出端某

3、點的 rise/fall時間。(Infineon筆試試題) 15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電 壓，要求制這兩種電路輸入電壓的頻譜，判別這兩種電路何為高通濾波器，何為低通濾 波器。當(dāng)RCq,還有 clock的delay,寫出決議最大時鐘的要素，同時給出表達式。威盛VIA 2003.11.06 上海筆試試題 18、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺陷。威盛VIA 2003.11.06 上海筆試試題 19、一個四級的Mux,其中第二級信號為關(guān)鍵信號 如何改善timing。威盛VIA2003.11.06上海筆試試題 20、給出一個門級的圖，又給了各個門的傳

4、輸延時，問關(guān)鍵途徑是什么，還問給出輸入，使得輸出依賴于關(guān)鍵途徑。未知 21、邏輯方面數(shù)字電路的卡諾圖化簡，時序同步異步差別，觸發(fā)器有幾種區(qū)別，優(yōu)點，全加器等等。未知 22、卡諾圖寫出邏輯表達使。威盛VIA 2003.11.06 上海筆試試題 23、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。威盛 24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) An

5、d also explain the operation region of PMOS and NMOS for each segment of the transfer curve? 威盛筆試題c ircuit design-beijing-03.11.09 25、To design a CMOS invertor with balance rise and fall time,please define th e ration of channel width of PMOS and NMOS and explain? 26、為什么一個規(guī)范的倒相器中P管的寬長比要比N管的寬長比大？仕蘭微電

6、子 27、用mos管搭出一個二輸入與非門。揚智電子筆試 28、please draw the transistor level schematic of a cmos 2 AND gate and explain which has faster response for output rising edge.(less delay tim e)。威盛筆試題circuit design-beijing-03.11.09 29、畫出NOT,NAND,NOR的符號，真值表，還有transistor level的電路。Infineon筆試 30、畫出CMOS的圖，畫出tow-to-one mux g

7、ate。威盛VIA 2003.11.06 上海筆試試題31、用一個二選一mux和一個inv實現(xiàn)異或。飛利浦大唐筆試 32、畫出Y=A*B+C的cmos電路圖?？茝V試題 33、用邏輯們和cmos電路實現(xiàn)ab+cd。飛利浦大唐筆試 34、畫出CMOS電路的晶體管級電路圖，實現(xiàn)Y=A*B+C(D+E)。仕蘭微電子 35、利用4選1實現(xiàn)F(x,y,z)=xz+yz。未知 36、給一個表達式f=xxxx+xxxx+xxxxx+xxxx用最少數(shù)量的與非門實現(xiàn)實踐上就是化簡。 37、給出一個簡單的由多個NOT,NAND,NOR組成的原理圖，根據(jù)輸入波形畫出各點波形。Infineon筆試 38、為了實現(xiàn)邏輯A

8、 XOR BOR C AND D，請選用以下邏輯中的一種，并闡明為什么？1INV 2AND 3OR 4NAND 5NOR 6XOR 答案：NAND未知 39、用與非門等設(shè)計全加法器。華為 40、給出兩個門電路讓他分析異同。華為 41、用簡單電路實現(xiàn)，當(dāng)A為輸入時，輸出B波形為仕蘭微電子 42、A,B,C,D,E進展投票，多數(shù)服從少數(shù)，輸出是F也就是假設(shè)A,B,C,D,E中1的個數(shù)比0多，那么F輸出為1，否那么F為0，用與非門實現(xiàn)，輸入數(shù)目沒有限制。未知 43、用波形表示D觸發(fā)器的功能。揚智電子筆試 44、用傳輸門和倒向器搭一個邊沿觸發(fā)器。揚智電子筆試 45、用邏輯們畫出D觸發(fā)器。威盛VIA 2

9、003.11.06 上海筆試試題 46、畫出DFF的構(gòu)造圖,用verilog實現(xiàn)之。威盛 47、畫出一種CMOS的D鎖存器的電路圖和幅員。未知 48、D觸發(fā)器和D鎖存器的區(qū)別。新太硬件面試 49、簡述latch和filp-flop的異同。未知 50、LATCH和DFF的概念和區(qū)別。未知 51、latch與register的區(qū)別,為什么如今多用register.行為級描畫中l(wèi)atch如何產(chǎn)生的。南山之橋 52、用D觸發(fā)器做個二分顰的電路.又問什么是形狀圖。華為 53、請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路？漢王筆試 54、怎樣用D觸發(fā)器、與或非門組成二分頻電路？東信筆試 55、How many

10、flip-flop circuits are needed to divide by 16? (Intel) 16分頻？56、用filp-flop和logic-gate設(shè)計一個1位加法器，輸入carryin和current-stage，輸出carryout和next-stage. 未知 57、用D觸發(fā)器做個4進制的計數(shù)。華為 58、實現(xiàn)N位Johnson Counter,N=5。南山之橋 59、用他熟習(xí)的設(shè)計方式設(shè)計一個可預(yù)置初值的7進制循環(huán)計數(shù)器，15進制的呢？仕蘭微電子 60、數(shù)字電路設(shè)計當(dāng)然必問Verilog/VHDL，如設(shè)計計數(shù)器。未知 61、BLOCKING NONBLOCKING

11、賦值的區(qū)別。南山之橋 62、寫異步D觸發(fā)器的verilog module。揚智電子筆試 module dff8(clk , reset, d, q); clk; reset; 7:0 d; output 7:0 q; reg 7:0 q; always (posedge clk or posedge reset) if(reset) q = 0; else q = d; endmodule 63、用D觸發(fā)器實現(xiàn)2倍分頻的Verilog描畫？ 漢王筆試 module divide2( clk , clk_o, reset); clk , reset; output clk_o; wire in;

12、 reg out ; always ( posedge clk or posedge reset) if ( reset) out = 0; else out = in; assign in = out; assign clk_o = out; endmodule 64、可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要，請問：a) 他所知道的可編程邏輯器件有哪些？ b) 試用VHDL或VERILOG、ABLE描畫8位D觸發(fā)器邏輯。漢王筆試 PAL，PLD，CPLD，F(xiàn)PGA。 module dff8(clk , reset, d, q); clk; reset; d; output q; reg q;

13、 always (posedge clk or posedge reset) if(reset) q = 0; else q = d; endmodule 65、請用HDL描畫四位的全加法器、5分頻電路。仕蘭微電子 66、用VERILOG或VHDL寫一段代碼，實現(xiàn)10進制計數(shù)器。未知 67、用VERILOG或VHDL寫一段代碼，實現(xiàn)消除一個glitch。未知 68、一個形狀機的標題用verilog實現(xiàn)不過這個形狀機畫的真實比較差，很容易誤解的。威盛VIA 2003.11.06 上海筆試試題 69、描畫一個交通訊號燈的設(shè)計。仕蘭微電子 70、畫形狀機，接受1，2，5分錢的賣報機，每份報紙5分錢。

14、揚智電子筆試 71、設(shè)計一個自動售貨機系統(tǒng)，賣soda水的，只能投進三種硬幣，要正確的找回錢數(shù)。1畫出fsm有限形狀機；2用verilog編程，語法要符合fpga設(shè)計的要求。未知 72、設(shè)計一個自動飲料售賣機，飲料10分錢，硬幣有5分和10分兩種，并思索找零：1畫出fsm有限形狀機；2用verilog編程，語法要符合fpga設(shè)計的要求；3設(shè)計工程中可運用的工具及設(shè)計大致過程。未知 73、畫出可以檢測10010串的形狀圖,并verilog實現(xiàn)之。威盛 74、用FSM實現(xiàn)101101的序列檢測模塊。南山之橋 a為輸入端，b為輸出端，假設(shè)a延續(xù)輸入為1101那么b輸出為1，否那么為0。例如a： 00

15、011001 10110100100110 b： 0000000000100100000000請畫出state machine；請用RTL描畫其state machine。未知 75、用verilog/vddl檢測stream中的特定字符串分形狀用形狀機寫。飛利浦大唐筆試 76、用verilog/vhdl寫一個fifo控制器(包括空，滿，半滿信號)。飛利浦大唐筆試77、現(xiàn)有一用戶需求一種集成電路產(chǎn)品，要求該產(chǎn)品可以實現(xiàn)如下功能：y=lnx，其中，x為4位二進制整數(shù)輸入信號。y為二進制小數(shù)輸出，要求保管兩位小數(shù)。電源電壓為35v假設(shè)公司接到該工程后，交由他來擔(dān)任該產(chǎn)品的設(shè)計，試討論該產(chǎn)品的設(shè)計全

16、程。仕蘭微電子 78、sram，falsh memory，及dram的區(qū)別？新太硬件面試 79、給出單管DRAM的原理圖(西電版作者楊頌華、馮毛官205頁圖914b)，問他有什么方法提高refresh time，總共有5個問題，記不起來了。降低溫度，增大電容存儲容量Infineon筆試 80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? 威盛筆試題cir cuit de

17、sign-beijing-03.11.09 81、名詞:sram,ssram,sdram 名詞IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 壓控振蕩器的英文縮寫(VCO)。 動態(tài)隨機存儲器的英文縮寫(DRAM)。 名詞解釋，無聊的外文縮寫罷了，比如PCI、ECC、DDR、interrupt、pipeline IRQ,BIOS

18、, USB,VHDL,VLSI VCO(壓控振蕩器) RAM (動態(tài)隨機存儲器)，F(xiàn)IR IIR DFT(離散傅立葉變換 )或者是中文的，比如：a.量化誤差 b.直方圖 c.白平衡 _ IC設(shè)計根底流程、工藝、幅員、器件 1、我們公司的產(chǎn)品是集成電路，請描畫一下他對集成電路的認識，列舉一些與集成電路相關(guān)的內(nèi)容如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念。仕蘭微面試標題 2、FPGA和ASIC的概念，他們的區(qū)別。未知 答案：FPGA是可編程ASIC。 ASIC:公用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的

19、特定要求，能以低研制本錢，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造本錢低、開發(fā)工具先進、規(guī)范產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點 3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？仕蘭微面試標題 4、他知道的集成電路設(shè)計的表達方式有哪幾種？仕蘭微面試標題 5、描畫他對集成電路設(shè)計流程的認識。仕蘭微面試標題 6、簡述FPGA等可編程邏輯器件設(shè)計流程。仕蘭微面試標題 7、IC設(shè)計前端到后端的流程和eda工具。未知 8、從RTL synthesis到tape out之間的設(shè)計flo

20、w,并列出其中各步運用的tool.未知9、Asic的design flow。威盛VIA 2003.11.06 上海筆試試題 10、寫出asic前期設(shè)計的流程和相應(yīng)的工具。威盛 11、集成電路前段設(shè)計流程，寫出相關(guān)的工具。揚智電子筆試 先引見下IC開發(fā)流程： 1.代碼輸入design ) 用vhdl或者是verilog言語來完成器件的功能描畫，生成hdl代碼 言語輸入工具：SUMMIT VISUALHDL MENTOR RENIOR 圖形輸入: composer(cadence); viewlogic (viewdraw) 2.電路仿真circuit simulation) 將vhd代碼進展先前

21、邏輯仿真，驗證功能描畫能否正確 數(shù)字電路仿真工具： Verolog： CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模擬電路仿真工具： *ANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.邏輯綜合synthesis tools) 邏輯綜合工具可以將設(shè)計思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真中所沒有思索的門沿gates delay反標到生成的門級網(wǎng)表中,前

22、往電路仿真階段進展再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。 12、請簡述一下設(shè)計后端的整個流程？仕蘭微面試標題 13、能否接觸過自動規(guī)劃布線？請說出一兩種工具軟件。自動規(guī)劃布線需求哪些根本元 素？仕蘭微面試標題 14、描畫他對集成電路工藝的認識。仕蘭微面試標題 15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？仕蘭微面試標題 16、請描畫一下國內(nèi)的工藝現(xiàn)狀。仕蘭微面試標題 17、半導(dǎo)體工藝中，摻雜有哪幾種方式？仕蘭微面試標題 18、描畫CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？仕蘭微面試標題 19、解釋latch-up景象和Antenna effect和其預(yù)防措

23、施.未知 20、什么叫Latchup?科廣試題 21、什么叫窄溝效應(yīng)? 科廣試題 22、什么是NMOS、PMOS、CMOS？什么是加強型、耗盡型？什么是PNP、NPN？他們有什么差別？仕蘭微面試標題 23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的銜接有什么要求？仕蘭微面試標題 24、畫出CMOS晶體管的CROSS-OVER圖應(yīng)該是縱剖面圖，給出一切能夠的傳輸特性和轉(zhuǎn)移特性。Infineon筆試試題 25、以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖?？茝V試題 26、Please explain how we describe the resist

24、ance in semiconductor. Compare th e resistance of a metal,poly and diffusion in tranditional CMOS process.威盛筆試題circuit design-beijing-03.11.09 27、闡明mos一半任務(wù)在什么區(qū)。凹凸的標題和面試 28、畫p-bulk 的nmos截面圖。凹凸的標題和面試 29、寫schematic note？， 越多越好。凹凸的標題和面試 30、寄生效應(yīng)在ic設(shè)計中怎樣加以抑制和利用。未知 31、太底層的MOS管物理特性覺得普通不大會作為筆試面試題，由于全是微電子物理，公

25、式推導(dǎo)太羅索，除非面試出題的是個老學(xué)究。IC設(shè)計的話需求熟習(xí)的軟件: Cadence,Synops ys, Avant，UNIX當(dāng)然也要大約會操作。 32、unix 命令cp -r, rm,uname。揚智電子筆試 _ 單片機、MCU、計算機原理 1、簡單描畫一個單片機系統(tǒng)的主要組成模塊，并闡明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機運用系統(tǒng)的設(shè)計原那么。仕蘭微面試標題 2、畫出8031與27162K*8ROM的連線圖，要求采用三-八譯碼器，8031的P2.5,P2.4和P2 .3參與譯碼，根本地址范圍為3000H-3FFFH。該2716有沒有重疊地址？根據(jù)是什么？假設(shè)有，那么寫出每片2

26、716的重疊地址范圍。仕蘭微面試標題 3、用8051設(shè)計一個帶一個8*16鍵盤加驅(qū)動八個數(shù)碼管共陽的原理圖。仕蘭微面試標題 4、PCI總線的含義是什么？PCI總線的主要特點是什么？ 仕蘭微面試標題 5、中斷的概念？簡述中斷的過程。仕蘭微面試標題 6、如單片機中斷幾個/類型，編中斷程序留意什么問題；未知 7、要用一個開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機的轉(zhuǎn)速，程序由8051完成。簡單原理如下：由P3.4輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個開關(guān)來設(shè)置，直接與P1口相連開關(guān)撥到下方時為0，撥到上方時為1，組成一個八位二進制數(shù)N，要求占空比為N/256。 仕蘭微面試標

27、題 下面程序用計數(shù)法來實現(xiàn)這一功能，請將空余部分添完好。 MOV P1，#0FFH LOOP1 ：MOV R4，#0FFH - MOV R3，#00H LOOP2 ：MOV A，P1 - SUBB A，R3 JNZ SKP1 - SKP1：MOV C，70H MOV P3.4，C ACALL DELAY ：此延時子程序略 - - AJMP LOOP1 8、單片機上電后沒有運轉(zhuǎn)，首先要檢查什么？東信筆試題 9、What is PC Chipset? 揚智電子筆試 芯片組Chipset是主板的中心組成部分，按照在主板上的陳列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、

28、內(nèi)存的類型和最大容量ISA/PCI/A GP插槽、ECC糾錯等支持。南橋芯片那么提供對KBC鍵盤控制器、RTC實時時鐘控制器、USB通用串行總線、Ultra DMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI高級能源管理等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋Host Bridge。除了最通用的南北橋構(gòu)造外，目前芯片組正向更高級的加速集線架構(gòu)開展，Intel的8 xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，可以提供比PCI總線寬一倍的帶寬，到達了266MB/s。 10、假設(shè)簡歷上還說做過cpu之類，就會問到諸如cpu如何任務(wù)

29、，流水線之類的問題。未知 11、計算機的根本組成部分及其各自的作用。東信筆試題 12、請畫出微機接口電路中，典型的輸入設(shè)備與微機接口邏輯表示圖數(shù)據(jù)接口、控制接口、所存器/緩沖器。 漢王筆試 13、cache的主要部分什么的。威盛VIA 2003.11.06 上海筆試試題 14、同步異步傳輸?shù)牟顒e未知 15、串行通訊與同步通訊異同,特點,比較。華為面試題 16、RS232c高電平脈沖對應(yīng)的TTL邏輯是?(負邏輯?) 華為面試題 _ 信號與系統(tǒng) 1、的話音頻率普通為3003400HZ，假設(shè)對其采樣且使信號不失真，其最小的采樣頻率應(yīng)為多大？假設(shè)采用8KHZ的采樣頻率，并采用8bit的PCM編碼，那么

30、存儲一秒鐘的信號數(shù)據(jù)量有多大？仕蘭微面試標題 2、什么耐奎斯特定律,怎樣由模擬信號轉(zhuǎn)為數(shù)字信號。華為面試題 3、假設(shè)模擬信號的帶寬為 5khz,要用8K的采樣率，怎樣辦？lucent) 兩路？ 4、信號與系統(tǒng):在時域與頻域關(guān)系。華為面試題 5、給出時域信號，求其直流分量。未知 6、給出一時域信號，要求1寫出頻率分量，2寫出其傅立葉變換級數(shù)；3當(dāng)波形經(jīng)過低通濾波器濾掉高次諧波而只保管一次諧波時，畫出濾波后的輸出波形。未知7、sketch 延續(xù)正弦信號和延續(xù)矩形波(都有圖)的傅立葉變換 。Infineon筆試試題8、拉氏變換和傅立葉變換的表達式及聯(lián)絡(luò)。新太硬件面題 _ DSP、嵌入式、軟件等 1、

31、請用方框圖描畫一個他熟習(xí)的適用數(shù)字信號處置系統(tǒng)，并做簡要的分析；假設(shè)沒有，也可以本人設(shè)計一個簡單的數(shù)字信號處置系統(tǒng)，并描畫其功能及用途。仕蘭微面試標題2、數(shù)字濾波器的分類和構(gòu)造特點。仕蘭微面試標題 3、IIR，F(xiàn)IR濾波器的異同。新太硬件面題 4、拉氏變換與Z變換公式等類似東西，隨意翻翻書把如.h(n)=-a*h(n-1)+b*(n) a.求h(n)的z變換；b.問該系統(tǒng)能否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器的差分方程；未知5、DSP和通用途置器在構(gòu)造上有什么不同，請簡要畫出他熟習(xí)的一種DSP構(gòu)造圖。信威dsp軟件面試題 6、說說定點DSP和浮點DSP的定義或者說出他們的區(qū)別信威dsp軟件面

32、試題 7、說說他對循環(huán)尋址和位反序?qū)ぶ返牧私?信威dsp軟件面試題 8、請寫出【8，7】的二進制補碼，和二進制偏置碼。用Q15表示出0.5和0.5.信威dsp軟件面試題 9、DSP的構(gòu)造哈佛構(gòu)造；未知 10、嵌入式處置器類型(如ARM)，操作系統(tǒng)種類Vxworks,ucos,winCE,linux，操作系統(tǒng)方面偏CS方向了，在CS篇里面講了；未知 11、有一個LDO芯片將用于對手機供電，需求他對他進展評價，他將如何設(shè)計他的測試工程？ 12、某程序在一個嵌入式系統(tǒng)200M CPU，50M SDRAM中曾經(jīng)最優(yōu)化了，換到零一個系統(tǒng)300M CPU，50M SDRAM中能否還需求優(yōu)化？ Intel

33、13、請簡要描畫HUFFMAN編碼的根本原理及其根本的實現(xiàn)方法。仕蘭微面試標題 14、說出OSI七層網(wǎng)絡(luò)協(xié)議中的四層恣意四層。仕蘭微面試標題 15、A 仕蘭微面試標題 i nclude void testf(int*p) *p+=1; main() int *n,m2; n=m; m0=1; m1=8; testf(n); printf(Data value is %d ,*n); - B) i nclude void testf(int*p) *p+=1; main() int *n,m2; n=m; m0=1; m1=8; testf(&n); printf(Data value is %d,*n); 下面的結(jié)果是程序A還是程序B的？ Data value