quartusii使用教程fpga-cpld芯片設(shè)置方法_第1頁
quartusii使用教程fpga-cpld芯片設(shè)置方法_第2頁
quartusii使用教程fpga-cpld芯片設(shè)置方法_第3頁
quartusii使用教程fpga-cpld芯片設(shè)置方法_第4頁
quartusii使用教程fpga-cpld芯片設(shè)置方法_第5頁
已閱讀5頁,還剩9頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

FPGA-CPLD設(shè)置方法1 打開 Quartus II。Assignments-Devi如下圖:2 出現(xiàn)下面的框,在 Family 選擇器件(是那個家簇的),EPM240 屬于 MAX II 家簇;如II :這里選擇的是 Cyclone3 如下圖: 選擇的封裝.4 選擇的管腳數(shù)目 。如下圖:5選擇速度等級,如下圖:6如下圖,顯示的就是你要找的器件。點擊確定按鍵,重新編譯一次工程。7 如下圖,I/O 口的分配:8 出現(xiàn)如下框,分配好你管腳。8 出現(xiàn)以下框,將 Compres打鉤,并且點擊 OK9 出現(xiàn)以下框,選擇.SOF,在點擊 Generate.10 當(dāng)出現(xiàn)如下件編譯一次???,點擊確定,并且重新把整個工程文11 在模式選擇 AS,如下圖,在點擊 Start:12 如下圖,表示成功。恭喜你!

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論