門電路與組合邏輯電路(2)PPT

1、關(guān)于門電路和組合邏輯電路 (2)第一張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月1. 模擬信號(hào)：隨時(shí)間連續(xù)變化的信號(hào)模擬信號(hào)數(shù)字信號(hào)電子電路中的信號(hào)正弦波信號(hào)t三角波信號(hào)t 處理模擬信號(hào)的電路為模擬電路。如整流電路、放大電路等，研究輸入和輸出信號(hào)間的大小及相位關(guān)系。 在模擬電路中，晶體管通常工作在放大區(qū)。第二張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月 2. 數(shù)字信號(hào)-不連續(xù)的脈沖信號(hào) 是一種躍變信號(hào)，并且持續(xù)時(shí)間短暫。尖頂波t矩形波t兩種狀態(tài)， 用符號(hào)“0”和“1”表示。 處理數(shù)字信號(hào)的電路稱為數(shù)字電路，它注重研究的是輸入、輸出信號(hào)之間的邏輯關(guān)系。 在數(shù)字電路中，晶體管一般工作在截止區(qū)和飽和區(qū)，

2、起開關(guān)的作用。 將“0”和“1”按時(shí)間先后組成一定的序列， 可表征各種信息。 第三張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月 數(shù)字電路在數(shù)字計(jì)算機(jī)、數(shù)字控制數(shù)據(jù)采集和處理、數(shù)字通訊等領(lǐng)域獲得廣泛應(yīng)用。這主要基于以下優(yōu)點(diǎn)： （1） 抗干擾（0和1易于區(qū)別）； （2） 高精度（憑借提高數(shù)字信號(hào)的位數(shù)）； （3） 便于儲(chǔ)存和讀?。?（4）基本電路結(jié)構(gòu)簡(jiǎn)單，適合集成和系列化生產(chǎn)。第四張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月20.1 數(shù)制和脈沖信號(hào)一、 數(shù)制1、常用數(shù)制 十進(jìn)制的進(jìn)位規(guī)則是逢十進(jìn)一。 在十進(jìn)制中，各個(gè)數(shù)碼位于不同位數(shù)時(shí)，所代表的數(shù)值不同，即不同數(shù)位有不同數(shù)位的位權(quán)值。 整數(shù)部分從低位到

3、高位的位權(quán)依次為100， 101， 102， ；小數(shù)部分從高位到低位每位的權(quán)依次為10-1， 10-2， 10-3， 。（1）十進(jìn)制0，1，29第五張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月 一個(gè)多位數(shù)表示的數(shù)值等于每一位的數(shù)碼乘以該位的權(quán)，然后相加。例如 十進(jìn)制計(jì)數(shù)的基數(shù)（底數(shù)）是10。第六張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月（2）二進(jìn)制0，1(101.01)2=122+021+1 20+0 2-1+1 2-2=(5.75)10（3）八進(jìn)制(32.4)8=381+280+48-1=(26. 5)10（4）十六進(jìn)制0，1，270，1，29，A，B，C，D，E，F(xiàn)(3B.6E)16=316

4、1+11160+616-1 +1416-2 (59. 4)10第七張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月2、十進(jìn)制數(shù)轉(zhuǎn)換為任意進(jìn)制數(shù)（1）十-二進(jìn)制數(shù)轉(zhuǎn)換 轉(zhuǎn)換分為整數(shù)和凈小數(shù)兩部分進(jìn)行。 整數(shù)部分采用除2取余法，直到商為零為止。 凈小數(shù)部分采用乘2取整法，直到滿足規(guī)定的位 數(shù)為止。 例如將十進(jìn)制數(shù)(27.35)10轉(zhuǎn)換為二進(jìn)制數(shù)。第八張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月整數(shù)部分凈小數(shù)部分0.352=0.70.72=1.40.42=0.80.82=1.60.62=1.20.22=0.4整數(shù)0(d-1)整數(shù)1(d-2)整數(shù)0(d-3)整數(shù)1(d-4)整數(shù)1(d-5)整數(shù)0(d-6) 所

5、以：(27.35)10=(d4 d3 d2 d1 .d-1 d-2 d-3 d-4 d-5 d-6)2 =(11011 .010110)22721326232120.余數(shù)1.余數(shù)1.余數(shù)0.余數(shù)1.余數(shù)1第九張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月（2）十-八進(jìn)制數(shù)轉(zhuǎn)換先將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，再將二進(jìn)制數(shù)的整數(shù)部分從最低位開始每3位化為一組；將小數(shù)部分從最高位開始每3位化為一組，即 (27.35)10=(33.26)8(011 011. 010 110)23326.( )8第十張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月（3）十-十六進(jìn)制數(shù)轉(zhuǎn)換過程與十-八進(jìn)制數(shù)轉(zhuǎn)換相同，只須將二進(jìn)制數(shù)每四

6、位劃為一組，即 (27.35)10=(1B.58)16(0001 1 011. 0101 1000)21B58( )16.第十一張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月3、二進(jìn)制算術(shù)運(yùn)算（1）加法運(yùn)算0+0=00+1=11+0=11+1=0(進(jìn)位，高位加1) 1 0 0 1+0 1 0 1 9+5 1 1 1 0 14第十二張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月（2）減法運(yùn)算1 0=11 1=00 0=00 1=1(借位，高位減1) 1 0 0 1 0 1 0 1 9 5 0 1 0 0 4 第十三張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月（3）乘法運(yùn)算 9 5 4 50 0=00 1=

7、01 0=01 1=1 1001 0101 1001 0000 1001 0000 0101101第十四張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月實(shí)際中的脈沖矩形波為： 在數(shù)字電路中，所處理的信號(hào)是脈沖的，脈沖是一種躍變信號(hào)，常見的是矩形波或尖頂波。二、 脈沖信號(hào)第十五張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月(1) 脈沖幅度 AA(2) 脈沖上升沿 tr0.1A0.9Atr(3) 脈沖下降沿 tftf(4) 脈沖寬度 tp0.5Atp(5) 脈沖周期 TT(6) 脈沖頻率 f=1/T 在數(shù)字電路中，通常是根據(jù)脈沖信號(hào)的有無(wú)、個(gè)數(shù)、寬度和頻率來(lái)工作的。所以抗干擾能力強(qiáng)，準(zhǔn)確度高。脈沖有正負(fù)之分

8、：3V00-3V正脈沖3V00-3V負(fù)脈沖第十六張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月R晶體管的開關(guān)作用一、 二極管的開關(guān)特性導(dǎo)通截止相當(dāng)于開關(guān)斷開相當(dāng)于開關(guān)閉合S3V0VSRRD3V0V第十七張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月在模擬電路中： 利用晶體管的放大作用構(gòu)成各種放大電路。在數(shù)字電路中： 利用晶體管的開關(guān)作用來(lái)傳遞脈沖信號(hào)。三種工作狀態(tài)：12342IC(mA)UCE(V)080 16012040 AIB=0放大區(qū)截止區(qū)飽和區(qū)46810121、放大狀態(tài)(1) 發(fā)射結(jié)正偏 集電結(jié)反偏BEC0.7V 1V (2)2、飽和狀態(tài)二、 三極管的開關(guān)特性第十八張，PPT共八十九頁(yè)，創(chuàng)作于

9、2022年6月2、飽和狀態(tài)進(jìn)入飽和區(qū)，IB 繼續(xù)增加IC 幾乎不增加UCE 幾乎降為零UCE(sat) 0.3V(1) 發(fā)射結(jié)正偏，集電結(jié)正偏。BEC0.7V 0.3V (2) UCE(sat) 0，CE間電阻很小，相當(dāng)于開關(guān)閉合。(3) IC(sat) UCC/RC(4) 臨界飽和條件：IBIC (sat) /12342IC(mA)UCE(V)080 16012040 AIB=0放大區(qū)截止區(qū)飽和區(qū)4681012第十九張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月3、截止?fàn)顟B(tài)1232IC(mA)UCE(V)080 12040 AIB=04681012進(jìn)入截止區(qū)，IB =0IC 0UCE UCC(1

10、) 發(fā)射結(jié)反偏，集電結(jié)反偏。BEC0V UCC (2) 截止條件：IB=0(3) IC 0，CE間電阻很大，相當(dāng)于開關(guān)斷開。數(shù)字電路利用晶體管的開關(guān)作用進(jìn)行工作：飽和接通截止斷開第二十張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月飽和截止3V0VuO 0相當(dāng)于開關(guān)斷開相當(dāng)于開關(guān)閉合uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V第二十一張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月例UIBEC+UCCRCRB晶體管處于何種工作狀態(tài)。解：臨界飽和集電極電流臨界飽和基極電流(1) UI=3V時(shí)飽和(2) UI=1V時(shí)放大(3) UI=-1V時(shí)截止0.08mA第二十二張

11、，PPT共八十九頁(yè)，創(chuàng)作于2022年6月一、邏輯門電路的基本概念 所謂“門”就是一種開關(guān)，在一定條件下它能允許信號(hào)通過，條件不滿足，信號(hào)就通不過。 因此，門電路的輸入信號(hào)與輸出信號(hào)之間存在一定的邏輯對(duì)應(yīng)關(guān)系，所以門電路又稱為邏輯門電路?；鹃T有：“與門” 組合門有“與非門” “或門” “與或門” “非門” “與或非門”20.2 基本門電路及其組合 分析邏輯電路時(shí)只用兩種相反的工作狀態(tài)：“1”高通有正是“0”低斷無(wú)負(fù)非第二十三張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月A B Y0 0 00 1 01 0 01 1 1 邏輯表達(dá)式：Y=AB1、與邏輯關(guān)系設(shè)開關(guān)通為“1”，斷為“0” 燈亮為“1”，

12、燈暗為“0”“與門”的邏輯電路ABY+-A B Y斷 斷 滅斷 通 滅通 斷 滅通 通 亮 “與”邏輯關(guān)系是指當(dāng)決定某事件的條件全部具備時(shí)，該事件才發(fā)生。邏輯狀態(tài)表：第二十四張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月設(shè)開關(guān)通為“1”，斷為“0” 燈亮為“1”，燈暗為“0”邏輯狀態(tài)表：“或門”邏輯門電路A B Y0 0 00 1 11 0 11 1 1 邏輯表達(dá)式：Y=A+BABY+-A B Y斷 通 亮通 斷 亮斷 斷 滅通 通 亮 “或”邏輯關(guān)系是指當(dāng)決定某事件的條件之一具備時(shí)，該事件就發(fā)生。2、或邏輯關(guān)系第二十五張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月“非門”邏輯門電路邏輯表達(dá)式：A Y

13、0 11 0設(shè)開關(guān)通為1，斷為0 燈亮為1，燈暗為0AY+-斷 通 亮通 斷 滅A A Y “非”邏輯關(guān)系是否定或相反的意思。3、非邏輯關(guān)系邏輯狀態(tài)表：第二十六張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月 在數(shù)字電路中，這些門電路都是由半導(dǎo)體元件組成的，而不是用有觸點(diǎn)的開關(guān)。門電路的輸出和輸入都有兩種狀態(tài)，高電平和低電平，分別用“1”和“0”表示，稱為正邏輯系統(tǒng)。 如用“0”表示高電平，“1”表示低電平，稱為負(fù)邏輯。 本書中在無(wú)特別說明時(shí)，都使用正邏輯系統(tǒng)。第二十七張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月 (1) 電路(2) 工作原理輸入A、B、C全為高電平“1”，輸出 Y 為“1”。輸入A、

14、B、C不全為“1”，輸出 Y 為“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與” 門邏輯狀態(tài)表0V3V1、二極管“與門”電路二、 分立元器件基本邏輯門電路第二十八張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月(3) 邏輯關(guān)系：“與”邏輯即：有“0”出“0”， 全“1”出“1”Y=A B C邏輯表達(dá)式： 邏輯符號(hào)：&ABYC00000010101011001000011001001111ABYC“與” 門邏輯狀態(tài)表第二十九張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月 (1) 電路0V0V0V

15、0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或” 門邏輯狀態(tài)表3V3V-U 12VRDADCABYDBC(2) 工作原理輸入A、B、C全為低電平“0”，輸出 Y 為“0”。輸入A、B、C有一個(gè)為“1”，輸出 Y 為“1”。2、二極管“或門”電路第三十張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月(3) 邏輯關(guān)系：“或”邏輯即：有“1”出“1”， 全“0”出“0”Y=A+B+C邏輯表達(dá)式： 邏輯符號(hào)：ABYC 100000011101111011001011101011111ABYC“或” 門邏輯狀態(tài)表第三十一張，PPT共八十九頁(yè)，創(chuàng)作于20

16、22年6月+UCC-UBBARKRBRCYT 1 0截止飽和邏輯表達(dá)式：Y=A“0”10“1”“0”“1”AY“非” 門邏輯狀態(tài)表邏輯符號(hào)1AY3、晶體管“非門”電路第三十二張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月二極管“與門”電路晶體管“非門”電路1、“與非” 門電路二極管-晶體管組合“與非門”電路將二極管“與”門和晶體管“非”門組合在一起而構(gòu)成“與非”門。三、基本邏輯門電路的組合DADBDCRABCY+12VA-UBBR1R2RC+UCCY第三十三張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月A B C D Y0 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0

17、 0 11 0 1 0 11 1 0 0 11 1 1 1 0“與”門&ABCY&ABC“與非”門1Y“非”門有“0”出“1”，全“1”出“0”第三十四張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月2、“或非”門電路ABCR-UT-UBRCRKRB+UY+3VDA B C D Y0 0 0 0 10 0 1 1 00 1 0 1 00 1 1 1 01 0 0 1 01 0 1 1 01 1 0 1 01 1 1 1 01Y“非”門“或”門ABC 1“或非”門YABC 1有“1”出“0”，全“0”出“1”第三十五張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月3、“異或”門A B Y0 0 00 1 1

18、1 0 11 1 0Y=A BABY=14、“與或非”門電路ABCY&D1第三十六張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月基本門電路YABC&AY1YABC1“與”門Y=ABC“或”門Y=A+B+C“非”門Y=A=1ABYYABC&YABC1“與非”門Y=ABC“或非”門Y=A+B+C“異或”門Y=A + B導(dǎo)出門電路第三十七張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月已知波形，畫出輸出波形。Y1=ABC Y2=A+B+CY3=ABC Y4=A+B+CABY1CY2Y3Y4例第三十八張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月20.3 TTL門電路 門電路是邏輯門電路的簡(jiǎn)稱，包含：與門、或門、與

19、非門、或非門、與或非門、異或門等等，是構(gòu)成數(shù)字電路最基本單元電路。常用的集成門電路分為兩大類：TTL和CMOS。 TTL為Transistor- Transistor Logic(晶體管-晶體管-邏輯）的簡(jiǎn)稱。 CMOS為Complementary-Metal-Oxide-Semiconductor(互補(bǔ)對(duì)稱-金屬-氧化物-半導(dǎo)體）的簡(jiǎn)稱。 本節(jié)重點(diǎn)討論基本型門電路TTL，下節(jié)重點(diǎn)討論基本型門電路CMOS。第三十九張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月 TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點(diǎn)，目前分立元件電路已被集成電路替代。下面介紹集成 與非門電

20、路的工作原理、特性和參數(shù)。第四十張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月輸入級(jí)中間級(jí)輸出級(jí)1.電路： T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1B等效電路C多發(fā)射極三極管一、 TTL“與非”門電路第四十一張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T11VT2、T5截止 負(fù)載電流（拉電流）(1) 輸入端不全為高電平“1”的情況(0.3V)“1”“0”輸入有低“0”輸出為高“1”VY 5-0.7-0.7 =3.6V5V2.工作原理：第四十二張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月 T5Y R3R5A

21、B CR4R2R1 T3 T4T2+5V T1“1”(3.6V)(2) 輸入全為高電平“1”(3.6V)的情況2.工作原理：4.3VT2、T5飽和導(dǎo)通鉗位2.1VE結(jié)反偏截止“0”(0.3V) 負(fù)載電流（灌電流）輸入全高“1”,輸出為低“0”1V第四十三張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月有“0”出“1”全“1”出“0”“與非”邏輯關(guān)系00010011101111011001011101011110ABYC“與非” 門邏輯狀態(tài)表Y=A B C邏輯表達(dá)式： Y&ABC“與非”門第四十四張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月74LS20（4輸入2門）74LS00（2輸入4門）891011

22、1213147654321UCCGND8910111213147654321UCCGND第四十五張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月(1) 電壓傳輸特性：輸出電壓 UO與輸入電壓 Ui的關(guān)系。3. TTL與非門特性及參數(shù)電壓傳輸特性測(cè)試電路&+5VUiUoVV12UO/V43210UI/VABCDE第四十六張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月(2) TTL與非門的參數(shù)電壓傳輸特性典型值3.6V，2.4V為合格典型值0.3V，0.4V為合格輸出高電平電壓UOH輸出低電平電壓UOL輸出高電平電壓UOH和輸出低電平電壓UOL閾值電壓（門檻電壓）UT12UO/V43210UI/VABCDE

23、第四十七張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月 指一個(gè)與非門能帶同類門的最大數(shù)目，它表示帶負(fù)載的能力。對(duì)于TTL與非門 NO 8。輸入高電平電流 IIH和輸入低電平電流 IIL 當(dāng)某一輸入端接高電平，其余輸入端接低電 平時(shí)，流入該輸入端的電流，稱為高電平輸入電流 IIH（A）。 當(dāng)某一輸入端接低電平，其余輸入端接高電平時(shí)，流出該輸入端的電流，稱為低電平輸入電流 IIL（mA）。扇出系數(shù)NO第四十八張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月平均傳輸延時(shí)間tpd輸入波形輸出波形上升延時(shí)間tpd150%50%tpd1下降延時(shí)間tpd2tpd2它們的平均值即為tpd第四十九張，PPT共八十九頁(yè)，創(chuàng)

24、作于2022年6月當(dāng)控制端為高電平“1”時(shí)，實(shí)現(xiàn)正常的“與非”邏輯關(guān)系 Y=AB“1”控制端 DE1. 電路 T5Y R3R5AB R4R2R1 T3 T4T2+5V T1截止二、 三態(tài)輸出“與非”門電路第五十張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月“0”控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11. 電路導(dǎo)通1V1V截止截止當(dāng)控制端為低電平“0”時(shí)，輸出 Y處于開路狀態(tài)，也稱為高阻狀態(tài)。第五十一張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月&YEBA邏輯符號(hào) 0 高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0表示任意態(tài)三態(tài)輸出“與非”狀態(tài)表A

25、BEY輸出高阻功能表第五十二張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月三態(tài)門應(yīng)用：可實(shí)現(xiàn)用一條總線分時(shí)傳送幾個(gè)不同的數(shù)據(jù)或控制信號(hào)?！?”“0”“0”如圖所示：總線&A1B1E1&A2B2E2&A3B3E3A1 B1第五十三張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月1. 電路有源負(fù)載&YCBA邏輯符號(hào) T5Y R3AB CR2R1T2+5V T1RLU 三、集電極開路與非門電路(OC門)第五十四張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月OC門的特點(diǎn)：1.輸出端可直接驅(qū)動(dòng)負(fù)載如：Y&CBAKA+24VKA2202.幾個(gè)輸出端可直接相聯(lián)&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY

26、“1”“0”“0”“0”“0”第五十五張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月1.輸出端可直接驅(qū)動(dòng)負(fù)載如：Y&CBAKA+24VKA2202.幾個(gè)輸出端可直接相聯(lián)&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”“線與”功能0OC門的特點(diǎn)：第五十六張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月一、 NMOS門電路 1. NMOS非門電路 gm1gm2T1的導(dǎo)通電阻 T2的導(dǎo)通電阻“1”導(dǎo)通“0”“0”“1”截止即：T1的導(dǎo)通管壓降1CBA3、Y的邏輯圖第七十六張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月卡諾圖:是與變量的最小項(xiàng)對(duì)應(yīng)的按一定規(guī)則排列的方格圖，每一小

27、方格填入一個(gè)最小項(xiàng)。（1）最小項(xiàng)： 對(duì)于n輸入變量有2n種組合, 其相應(yīng)的乘積項(xiàng)也有2n個(gè)，則每一個(gè)乘積項(xiàng)就稱為一個(gè)最小項(xiàng)。其特點(diǎn)是每個(gè)輸入變量均在其中以原變量和反變量形式出現(xiàn)一次，且僅一次。如：三個(gè)變量，有8種組合，最小項(xiàng)就是8個(gè)，卡諾圖也相應(yīng)有8個(gè)小方格。在卡諾圖的行和列分別標(biāo)出變量及其狀態(tài)。4、Y的卡諾圖第七十七張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月ABCY00001111001100110101010101101001前面已經(jīng)得到邏輯式：其卡諾圖可如下表示：01011101001 01 10 10 0 BCA在邏輯狀態(tài)表中，A、B、C三個(gè)輸入變量有8種組合，相應(yīng)可寫出8個(gè)乘積項(xiàng)，這8個(gè)乘積項(xiàng)稱為輸入變量的最小項(xiàng)。需要說明的是，邏輯式并不是唯一的，邏輯圖也不是唯一的。4、Y的卡諾圖第七十八張，PPT共八十九頁(yè)，創(chuàng)作于2022年6月 由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復(fù)雜；若經(jīng)過簡(jiǎn)化，則可使用較少的邏輯門實(shí)現(xiàn)同樣的邏輯功能。從而可節(jié)省器件，降低成本，提高電路工作的可靠性。 利用邏輯代數(shù)變換，可用不同的門電路實(shí)現(xiàn)相同的邏輯功能